利用MAX II CPLD 實現(xiàn) NAND 閃存接口
利用MAX II CPLD 實現(xiàn) NAND 閃存接口...
max-relevance技術(shù)資料
?? 資源總數(shù)：436
?? 源代碼：44284
?? max-relevance全部資料 (436個)
本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠,維護和升級都十分方便,具有較好的應用前景
本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠,維護和升級都十分方便,具有較好的應用前景...
輸入十個整形數(shù)字求出最大值（如果輸入超過10個數(shù)輸出的max為前十位的最大值）
輸入十個整形數(shù)字求出最大值（如果輸入超過10個數(shù)輸出的max為前十位的最大值）...
Max plus2設計的電子鐘 計算機iaji時間愛上佳潔士i好ikskas薩
Max plus2設計的電子鐘 計算機iaji時間愛上佳潔士i好ikskas薩...
這是一個在MAX II CPLD利用FT245BM 模塊實現(xiàn)USB傳輸?shù)淖x寫程序
這是一個在MAX II CPLD利用FT245BM 模塊實現(xiàn)USB傳輸?shù)淖x寫程序，用的是Verilog HDL語言...
MAX—PLUSII快速入門
MAX—PLUSII快速入門，適合初學著。...
這是一個利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
這是一個利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我...
這是一個利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
這是一個利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我...
這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我...
這是一個利用MAX PULL 制作的VHDL的減法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
這是一個利用MAX PULL 制作的VHDL的減法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我...