欧美午夜精彩,亚洲奶水xxxx哺乳期,精品深夜福利视频

modelsim-Altera

Xilinx的modelsim　仿真庫(kù)！里面有許多庫(kù)函數(shù)

Xilinx的modelsim　仿真庫(kù)！里面有許多庫(kù)函數(shù)，對(duì)于ｖｌｏｇ或ｖｈｄｌ編程有很多好的源代碼可以剪切！

標(biāo)簽： modelsim Xilinx 仿真庫(kù) 庫(kù)函數(shù)

上傳時(shí)間： 2015-06-01

上傳用戶：黃華強(qiáng)
Altera MAX II 開發(fā)板原理圖

Altera MAX II 開發(fā)板原理圖

標(biāo)簽： Altera MAX II 開發(fā)板原理圖

上傳時(shí)間： 2015-06-03

上傳用戶：Andy123456
MODELSIM 環(huán)境下的Verilog 源代碼

MODELSIM 環(huán)境下的Verilog 源代碼，實(shí)現(xiàn)全加器功能

標(biāo)簽： MODELSIM Verilog 環(huán)境源代碼

上傳時(shí)間： 2015-06-10

上傳用戶：sardinescn
本文件是altera公司fpga的ip核

本文件是altera公司fpga的ip核，從國(guó)外網(wǎng)站下載的免費(fèi)源碼。

標(biāo)簽： altera fpga

上傳時(shí)間： 2015-06-20

上傳用戶：qw12
本代碼是在modelsim下運(yùn)行的模擬8×8位的CPU

本代碼是在modelsim下運(yùn)行的模擬8×8位的CPU，執(zhí)行程度，對(duì)深入理解CPU設(shè)計(jì)和運(yùn)行原理具有重要意義

標(biāo)簽： modelsim CPU 代碼 8位

上傳時(shí)間： 2013-12-13

上傳用戶：zhangzhenyu
ModelSim的波形比較的功能可以將當(dāng)前仿真與一個(gè)參考數(shù)據(jù)（WLF文件）進(jìn)行比較

ModelSim的波形比較的功能可以將當(dāng)前仿真與一個(gè)參考數(shù)據(jù)（WLF文件）進(jìn)行比較，比較的結(jié)果可以在波形窗口或者列表窗口中查看，也可以將比較的結(jié)果生成一個(gè)文本文件

標(biāo)簽： ModelSim WLF 比較波形

上傳時(shí)間： 2015-06-23

上傳用戶：tb_6877751
ML Modelsim教程（PDF）.zip

ML Modelsim教程（PDF）.zip

標(biāo)簽： Modelsim zip ML

上傳時(shí)間： 2015-06-24

上傳用戶：cc1915
altera 公司的15IP源碼親自測(cè)試還不錯(cuò) 有DIV, CONTER

altera 公司的15IP源碼親自測(cè)試還不錯(cuò) 有DIV, CONTER

標(biāo)簽： altera CONTER DIV 15

上傳時(shí)間： 2014-01-08

上傳用戶：wang0123456789
fir在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件時(shí)的matlab模型,在modelsim下仿真通過(guò)

fir在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件時(shí)的matlab模型,在modelsim下仿真通過(guò)

標(biāo)簽： dspbuilder modelsim matlab VHDL

上傳時(shí)間： 2013-12-05

上傳用戶：invtnewer
fft在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件的matlab模型,在modelsim下仿真通過(guò)

fft在dspbuilder下產(chǎn)生VHDL源碼及其測(cè)試激勵(lì)文件的matlab模型,在modelsim下仿真通過(guò)

標(biāo)簽： dspbuilder modelsim matlab VHDL

上傳時(shí)間： 2013-12-13

上傳用戶：baitouyu

<code id="wscs2"></code>