altera DE2開發(fā)板的管腳配置文件很好用的哦
標(biāo)簽： altera DE2 開發(fā)板 管腳配置
上傳時(shí)間： 2014-01-12
上傳用戶：zhliu007
nios cpu test code this code was generated by altera tool automatically. You can obtain this code from the SOPC builder
標(biāo)簽： code this automatically generated
上傳時(shí)間： 2014-05-30
上傳用戶：ddddddos
modelsim study notes
標(biāo)簽： modelsim study notes
上傳時(shí)間： 2013-12-22
上傳用戶：youke111
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 梁祝樂曲演奏電路
標(biāo)簽： ModelSim ISE 7.1 6.0
上傳時(shí)間： 2014-01-27
上傳用戶：comua
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 多功能數(shù)字鐘
上傳時(shí)間： 2014-01-03
上傳用戶：youlongjian0
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 自動(dòng)售飲機(jī) 電話計(jì)費(fèi)器程序
上傳時(shí)間： 2017-05-04
上傳用戶：trepb001
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 鬧鐘設(shè)計(jì)
上傳用戶：小碼農(nóng)lz
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真歌曲劉德華的《月老》
標(biāo)簽： ModelSim VHDL ISE 7.1
上傳時(shí)間： 2014-01-22
上傳用戶：cjl42111
軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真交通燈
上傳時(shí)間： 2014-01-24
上傳用戶：李彥東
Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng) 開發(fā)板
標(biāo)簽： Cyclone Altera EP1C6 FPGA
上傳時(shí)間： 2017-05-05
上傳用戶：xinyuzhiqiwuwu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="coqay"></strike>
