1 do文件簡介do文件是一次執(zhí)行多條命令的腳本，通過do文件可以把多個(gè)操作步驟簡化成一條命令。2 do文件建立do文件建立方式較多，常用的建立方式有如下兩種：a）在modelsim軟件中執(zhí)行【File]->【New】->【Sourcel-【do1，會(huì)在modelsim的MDI窗口中打開一個(gè)新的文件窗口，編輯完該do文件后執(zhí)行【File]->【Save As.】即可保存成do文件：b）在Windows系統(tǒng)中新建一個(gè)記事本，在“另存為”的時(shí)候把后綴名改為.do也可以保存為do文件，可以以記事本的形式進(jìn)行編輯，也可在modelsim中打開進(jìn)行編輯。3 do文件編寫步驟modelsim仿真的一般步驟如下：a）創(chuàng)建一個(gè)工程和工程庫；b）加載設(shè)計(jì)文件，包括源文件和testbench文件：c）編譯源文件；d）運(yùn)行仿真，并查看結(jié)果：e）進(jìn)行工程調(diào)試。
標(biāo)簽： do文件
上傳時(shí)間： 2022-06-26
上傳用戶：
使用modelsim?的本教程基于以下假設(shè)：?您熟悉如何使用操作系統(tǒng)及其窗口管理系統(tǒng)和圖形界面：OpenWindows，OSF / Motif，CDE，KDE，GNOME或Microsoft Windows XP。?您具有編寫設(shè)計(jì)和/或測(cè)試平臺(tái)的語言的工作知識(shí)（例如VHDL，Verilog）。 雖然modelsim是在學(xué)習(xí)HDL概念和實(shí)踐時(shí)使用的優(yōu)秀應(yīng)用程序，但本教程并非旨在支持該目標(biāo)。在你開始之前準(zhǔn)備一些課程會(huì)留下一些細(xì)節(jié)。 您將決定在操作系統(tǒng)中創(chuàng)建目錄，復(fù)制文件和執(zhí)行程序的最佳方法。（當(dāng)您在modelsim的GUI中操作模擬器時(shí)，所有平臺(tái)的界面都是一致的。）示例顯示W(wǎng)indows路徑分隔符 - 在嘗試示例時(shí)使用適合您的操作系統(tǒng)的分隔符。
上傳時(shí)間： 2022-07-24
上傳用戶：
Mentor公司的modelsim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。
標(biāo)簽： 激光測(cè)量
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
modelsim-win64-10.1c-se.exe
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
隨著計(jì)算機(jī)網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運(yùn)輸行業(yè)的鐵路系統(tǒng)對(duì)此也有了新的要求，列車通信網(wǎng)絡(luò)應(yīng)運(yùn)而生。經(jīng)過多年的發(fā)展，國際電工委員會(huì)(IEC)為了規(guī)范列車通信網(wǎng)絡(luò)，于1999年通過了IEC61375-1標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)將列車通信網(wǎng)絡(luò)分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個(gè)標(biāo)準(zhǔn)通信介質(zhì)，為掛在其上的設(shè)備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實(shí)際物理層之間的接口，其主要實(shí)現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項(xiàng)關(guān)鍵技術(shù)仍被國外公司壟斷，因此開發(fā)具有自主知識(shí)產(chǎn)權(quán)的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標(biāo)準(zhǔn)。根據(jù)MVBC的技術(shù)特點(diǎn)，本文提出了使用FPGA來實(shí)現(xiàn)其具體功能的方案。掛在MVB總線上的設(shè)備分為五類，他們的功能各不相同。而支持4類設(shè)備的MVBC具有設(shè)備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設(shè)備。本文的目的就是用FPGA實(shí)現(xiàn)支持4類設(shè)備的MVBC。 本文采用自頂向下的設(shè)計(jì)方法。整個(gè)MVBC主要?jiǎng)澐譃椋壕幋a模塊、譯碼模塊、冗余控制模塊、報(bào)文分析單元、通信存儲(chǔ)控制器、主控制單元、地址邏輯模塊。在整個(gè)開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對(duì)上述各個(gè)模塊進(jìn)行RTL級(jí)描述，并用Synplify Pro進(jìn)行綜合。最后，在modelsim中對(duì)各個(gè)模塊進(jìn)行了布線后仿真和驗(yàn)證。 在實(shí)驗(yàn)室條件下，通過嚴(yán)格的仿真驗(yàn)證后，其結(jié)果證明了本文設(shè)計(jì)的模塊達(dá)到了IEC61375-1標(biāo)準(zhǔn)的要求。因此，用FPGA實(shí)現(xiàn)MVBC這一方案具有可操作性。 關(guān)鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2013-07-18
上傳用戶：wxhwjf
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在modelsim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡單、快捷高效，能夠滿足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語言來編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過程中，利用Synplify Pro綜合工具、modelsim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶：rocketrevenge
數(shù)字圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航天、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)等領(lǐng)域中。數(shù)字圖像處理的特點(diǎn)是處理的數(shù)據(jù)量大，處理非常耗時(shí)，本文研究了在FPGA上用硬件描述語言實(shí)現(xiàn)圖像處理算法，通過功能模塊的硬件化，解決了視頻圖像處理的速度問題。隨著微電子技術(shù)的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號(hào)處理在算法、系統(tǒng)結(jié)構(gòu)上帶來了新的方法和思路。 本文設(shè)計(jì)的基于FPGA的圖像處理系統(tǒng)，是一個(gè)具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號(hào)由CCD傳感器送入，經(jīng)視頻解碼芯片SAA7113轉(zhuǎn)換成數(shù)字視頻信號(hào)后，圖像處理模塊完成中值濾波和邊緣檢測(cè)這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號(hào)轉(zhuǎn)換成模擬視頻信號(hào)輸出。 整個(gè)設(shè)計(jì)及各個(gè)模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件modelsim上進(jìn)行了仿真及邏輯綜合。仿真結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理的方法。
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-04-24
上傳用戶：han_zh
本課題是在課題組已實(shí)現(xiàn)的高速串行通信平臺(tái)的基礎(chǔ)上，進(jìn)一步引伸，設(shè)計(jì)開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實(shí)現(xiàn)更完整的功能提供平臺(tái)。 本文以此為背景，基于FPGA平臺(tái)，搭建以開源的PCI軟核為核心的串行通信接口平臺(tái)，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復(fù)雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板作為串行通信接口的硬件實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了支持配置讀/寫交易、單數(shù)據(jù)段讀/寫、突發(fā)模式讀/寫、命令/地址譯碼功能和數(shù)據(jù)傳送錯(cuò)誤檢測(cè)與處理功能的PCI軟核。 本文主要闡述了以PCI軟核為核心的串行通信平臺(tái)的實(shí)現(xiàn)，首先介紹了PCI軟核的編程語言、軟件工具和硬件實(shí)驗(yàn)平臺(tái)Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號(hào)的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機(jī)接收、發(fā)送數(shù)據(jù)等過程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫交易、單數(shù)據(jù)段模式讀/寫和突發(fā)模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動(dòng)，內(nèi)容包括驅(qū)動(dòng)程序簡介、驅(qū)動(dòng)程序的開發(fā)、中斷處理、驅(qū)動(dòng)程序與應(yīng)用程序之間的通信以及應(yīng)用程序操作。最后，對(duì)PCI軟核的各種性能進(jìn)行了比較分析。整個(gè)模塊設(shè)計(jì)緊湊，完成在實(shí)驗(yàn)平臺(tái)上的數(shù)據(jù)發(fā)送。 設(shè)計(jì)選用硬件描述語言VerilogHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。之后，將FPGA設(shè)計(jì)下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板中運(yùn)行。 文章最后指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：sc965382896
互聯(lián)網(wǎng)、移動(dòng)通信、星基導(dǎo)航是21世紀(jì)信息社會(huì)的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展?fàn)顩r。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對(duì)GPS核心技術(shù)(即如何捕獲衛(wèi)星信號(hào)并保持對(duì)信號(hào)的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進(jìn)口。因此，對(duì)GPS核心技術(shù)的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機(jī)的基本原理一直接擴(kuò)頻通信和GPS信號(hào)的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機(jī)基帶處理器的捕獲與跟蹤設(shè)計(jì)方案。 設(shè)計(jì)過程中，先詳細(xì)分析了滑動(dòng)相關(guān)的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進(jìn)行了驗(yàn)證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機(jī)，所以本文確定了滑動(dòng)相關(guān)的捕獲方案。 接著分析了跟蹤環(huán)路的特點(diǎn)，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實(shí)現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實(shí)現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對(duì)數(shù)據(jù)的調(diào)制和載波相位都不敏感，鑒相器不會(huì)產(chǎn)生不確定量。由于輸入信號(hào)存在180°相位翻轉(zhuǎn)，而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制，對(duì)I支路和Q支路信號(hào)的180°相位翻轉(zhuǎn)不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實(shí)現(xiàn)。上述算法在matlab環(huán)境下得到了驗(yàn)證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺(tái)上利用VHDL硬件描述語言實(shí)現(xiàn)。然后利用EDA仿真工具modelsim-Altera6.1g進(jìn)行了邏輯仿真。本設(shè)計(jì)滿足系統(tǒng)功能和性能的要求，可以直接用于實(shí)時(shí)GPS接收機(jī)系統(tǒng)的設(shè)計(jì)中，為自主設(shè)計(jì)GPS接收機(jī)奠定了基礎(chǔ)。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號(hào)會(huì)丟失。所以設(shè)計(jì)了一個(gè)能授時(shí)和守時(shí)的算法去得到與GPS時(shí)同步的精確授時(shí)秒信號(hào)。并且實(shí)現(xiàn)了這個(gè)算法。
上傳時(shí)間： 2013-04-24
上傳用戶：zuozuo1215
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="owku4"></center>