亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

modelsim 使用教程,verilog或vhdl仿真

modelsim 使用教程,verilog或vhdl仿真

標(biāo)簽： modelsim verilog vhdl 使用教程

上傳時(shí)間： 2017-01-24

上傳用戶：410805624

modelsim使用入門（VHDL)

modelsim使用入門（VHDL)，modelsim仿真testbench FPGA。

標(biāo)簽： modelsim使用入門（VHDL)

上傳時(shí)間： 2015-04-17

上傳用戶：朱林森1

使用ASP元件（請(qǐng)自行下載、安裝或登錄） AspUpload+AspJpeg+Jmail[或AspMail] 整合JS與FLASH套件 Highslide JS+SWFUpload+Titl

使用ASP元件（請(qǐng)自行下載、安裝或登錄） AspUpload+AspJpeg+Jmail[或AspMail] 整合JS與FLASH套件 Highslide JS+SWFUpload+TitleView+FPV4[請(qǐng)自行下載] 新增相薄圖檔後[Web上傳或FTP上傳後批次新增]，自動(dòng)生成TitleView／FPV4，使用的XML腳本檔。刪除或搬移圖檔，同樣更新XML腳本檔。 使用 4.1_先用記事本設(shè)定編輯config.asp/menu.asp 4.2_瀏覽器進(jìn)入addphoto.asp新增相簿分類（請(qǐng)事先作好規(guī)劃） 4.3_瀏覽器進(jìn)入index.asp[被轉(zhuǎn)到NewPhoto.asp]，簽入後按上傳圖檔，按新增相片後上傳圖檔 更詳細(xì)解說： http://www.chome.idv.tw/article.asp?id=158

標(biāo)簽： AspUpload Highslide SWFUpload AspJpeg

上傳時(shí)間： 2013-12-21

上傳用戶：84425894

家用燃?xì)饩叩氖褂门c維修（修訂本）

家用燃?xì)饩叩氖褂门c維修（修訂本）

標(biāo)簽： 家 上傳時(shí)間： 2013-04-15

modelsim使用

modelsim使用

標(biāo)簽： modelsim

上傳時(shí)間： 2013-10-11

上傳用戶：caoyuanyuan1818

基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）

　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

標(biāo)簽： Quartus FPGA CPLD VHDL

上傳時(shí)間： 2013-10-13

上傳用戶：caiiicc

modelsim使用的簡(jiǎn)單的方法

modelsim使用的簡(jiǎn)單的方法

標(biāo)簽： modelsim

上傳時(shí)間： 2014-01-10

上傳用戶：龍飛艇

各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）

各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:

標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

上傳時(shí)間： 2013-10-16

上傳用戶：bjgaofei

各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）

各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS  PORT  (   d  : IN  INTEGER RANGE 0 TO 255;   clk  : IN BIT;   clear : IN BIT;   ld  : IN BIT;   enable : IN BIT;   up_down : IN BIT;   qa  : OUT  INTEGER RANGE 0 TO 255;   qb  : OUT  INTEGER RANGE 0 TO 255;   qc  : OUT  INTEGER RANGE 0 TO 255;   qd  : OUT  INTEGER RANGE 0 TO 255;   qe  : OUT  INTEGER RANGE 0 TO 255;   qf  : OUT  INTEGER RANGE 0 TO 255;   qg  : OUT  INTEGER RANGE 0 TO 255;   qh  : OUT  INTEGER RANGE 0 TO 255;   qi  : OUT  INTEGER RANGE 0 TO 255;

標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

上傳時(shí)間： 2014-11-30

上傳用戶：半熟1994

基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）

　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

標(biāo)簽： Quartus FPGA CPLD VHDL

上傳時(shí)間： 2013-11-12

上傳用戶：VRMMO