基于cpld的pwm控制設計采用vhdl.verilog語言設計
基于cpld的pwm控制設計\r\n采用vhdl.verilog語言設計\r\n對大家比較有用...
mouse-Verilog技術資料
?? 資源總數：3204
?? 源代碼：27781
?? mouse-Verilog全部資料 (3204個)
很好的幾個FPGA工程設計實例，Verilog編寫
很好的幾個FPGA工程，對提高FPGA設計有一定的幫助（注：代碼為Verilog編寫）。...
基于verilog的fir濾波
基于verilog的fir濾波，并帶matlab仿真...
通過VERILOG HDL語言使用CPLD連接PS2鍵盤
通過VERILOG HDL語言使用CPLD連接PS2鍵盤....
用verilog實現的串口收發數據程序
用verilog實現的串口收發數據程序，已經調試通過...
FPGA Verilog
FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測試可用...
jepg verilog example
jepg verilog example...
這是一個關于晶震的一個verilog 源代碼,希望對新手有用
這是一個關于晶震的一個verilog 源代碼,希望對新手有用...
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學習arm和FPGA開發有幫助。...
這是我寫的一個關于fpga verilog的程序希望有對初學著有幫助
這是我寫的一個關于fpga verilog的程序希望有對初學著有幫助...