pMatlab is a toolsbox from MIT for running matlab in parallel style on a multi-core PC or a cluster environment. These two documents summary the usage of pMatlab and running time measurements on three simple Monte Carlo simulation codes.
標簽： multi-core toolsbox parallel pMatlab
上傳時間： 2014-12-05
上傳用戶：zhliu007
This is a mutlicore and cluster(of single-core,multi-core systems) matrix inversion code. Which uses the MPI(Message Passing Interface) for communication across the compute nodes of cluster and using thread-API based OpenMP(Open Multi Processing) between cores of intra-compute or head node.
標簽： single-core multi-core inversion mutlicore
上傳時間： 2013-12-21
上傳用戶：ryb
ExcpHook is an open source (see license.txt) Exception Monitor for Windows made by Gynvael Coldwind (of Team Vexillium). t uses a ring0 driver to hook KiExceptionDispatch procedure to detect the exceptions, and then shows information about the exception on stdout (using the ring3 part of the program ofc). The difference between this method, and the standard debug API method it that this method monitores all of XP processes, and the program does not have to attach to any other process to monitor it, hence it s harder to detect. The code currently is considered as ALPHA, and it has been reported to BSoD sometimes (on multi core/cpu machines). Take Care!
標簽： Exception ExcpHook Coldwind Monitor
上傳時間： 2014-02-10
上傳用戶：jing911003
藍牙系統技術規范 Core v1.0B 英文
上傳時間： 2013-04-15
上傳用戶：eeworm
TDK CORE 磁芯 e文
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類----元器件樣本專輯 TDK--CORE-磁芯-147頁-3.4M-e文.rar
上傳時間： 2013-07-14
上傳用戶：564708051@qq.com
專輯類-超聲-紅外-激光-無線-通訊相關專輯-183冊-1.48G -藍牙系統技術規范-Core-v1.0B-英文.pdf
上傳時間： 2013-04-24
上傳用戶：huangld
專輯類-元器件樣本專輯-116冊-3.03G TDK-CORE-磁芯-147頁-3.4M-e文.pdf
上傳時間： 2013-04-24
上傳用戶：zhengjian
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
Run Pac-man Game Based on 8086/8088 FPGA IP Core
上傳時間： 2013-08-23
上傳用戶：JamesB
