·&nBSP;摘要：&nBSP; 在視頻壓縮系統(tǒng)中,視頻解碼器輸出的BT.656數(shù)據(jù)流不便于TMS320C6416等通用DSP直接進(jìn)行處理.本文介紹了一種基于FPGA+DSP構(gòu)架的視頻采集方案,通過對FPGA的靈活配置,對輸入的BT.656格式視頻信號進(jìn)行預(yù)處理和緩沖.系統(tǒng)采用TI的TMS320C6416作為核心DSP,實現(xiàn)了高可靠性的視頻壓縮.&nBSP;
標(biāo)簽：
FPGA
視頻壓縮
模塊設(shè)計
上傳時間：
2013-07-15
上傳用戶：zhenyushaw
