隨著信息技術(shù)的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長(zhǎng)，要求有更高的傳輸速度，來(lái)滿(mǎn)足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線(xiàn)結(jié)構(gòu)上存在自身無(wú)法克服的缺陷，在高頻環(huán)境下容易串?dāng)_，而增大誤碼率。SATA串行總線(xiàn)技術(shù)應(yīng)運(yùn)而生。作為一種新型的總線(xiàn)接口，它提供了高達(dá)3.0Gbps的數(shù)據(jù)傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數(shù)據(jù)傳輸方式，有良好的抗干擾性能，有更強(qiáng)的達(dá)到32位的循環(huán)冗余校驗(yàn)，并且提供了良好的物理接口特性，支持熱拔插，代表著計(jì)算機(jī)總線(xiàn)接口技術(shù)的發(fā)展方向。FPGA作為一種低功耗的半導(dǎo)體器件，在高頻工作環(huán)境中有優(yōu)良的性能，將處理器與低功耗FPGA結(jié)合起來(lái)使用是數(shù)據(jù)存儲(chǔ)應(yīng)用的趨勢(shì)，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺(tái)內(nèi)部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發(fā)器，能夠以6.25-622Mb/s的速度傳送數(shù)據(jù)，并且支持包括SATA協(xié)議在內(nèi)的多種串行通信協(xié)議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術(shù)的接口協(xié)議，在此基礎(chǔ)提出滿(mǎn)足協(xié)議需求和適合FPGA設(shè)計(jì)的設(shè)計(jì)方案，并給出總體設(shè)計(jì)框圖，依照FPGA的設(shè)計(jì)方法，采用Xilinx公司的Virtex-4設(shè)計(jì)了一個(gè)符合SATA1.0接口協(xié)議的嵌入式存儲(chǔ)裝置，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，仿真運(yùn)行結(jié)果正常。
標(biāo)簽： SerialATA FPGA 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：sz_hjbf
SATA接口是新一代的硬盤(pán)串行接口標(biāo)準(zhǔn)，和以往的并行硬盤(pán)接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線(xiàn)上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤(pán)業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶(hù)。 硬盤(pán)作為主要的信息載體之一，其信息安全問(wèn)題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤(pán)數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤(pán)加密和SATA接口結(jié)合起來(lái)進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線(xiàn)協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問(wèn)題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說(shuō)明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問(wèn)題并給出解決問(wèn)題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問(wèn)題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤(pán)加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：JIUSHICHEN
隨著通信網(wǎng)的發(fā)展和用戶(hù)需求的提高,光纖通信中的PDH體系逐漸被SDH體系所取代.SDH光纖通信系統(tǒng)以其通信容量大、傳輸性能好、接口標(biāo)準(zhǔn)、組網(wǎng)靈活方便、管理功能強(qiáng)大等優(yōu)點(diǎn)獲得越來(lái)越廣泛的應(yīng)用.但是在某些對(duì)傳輸容量需求不大的場(chǎng)合,SDH的巨大潛力和優(yōu)越性無(wú)法發(fā)揮出來(lái),反而還會(huì)造成帶寬浪費(fèi).相反,PDH因其容量適中,配置靈活,成本低廉和功能齊全,可針對(duì)客戶(hù)不同需要設(shè)計(jì)不同的方案,在某些特定的接入場(chǎng)合具有一定的優(yōu)勢(shì).本課題根據(jù)現(xiàn)實(shí)的需要,提出并設(shè)計(jì)了一種基于PDH技術(shù)的多業(yè)務(wù)單片F(xiàn)PGA傳輸系統(tǒng).系統(tǒng)可以同時(shí)提供12路E1的透明傳輸和一個(gè)線(xiàn)速為100M以太網(wǎng)通道,主要由一塊FPGA芯片實(shí)現(xiàn)大部分功能,該解決方案在集成度、功耗、成本以及靈活性等方面都具有明顯的優(yōu)勢(shì).本文首先介紹數(shù)字通信以及數(shù)字復(fù)接原理和以太網(wǎng)的相關(guān)知識(shí),然后詳細(xì)闡述了本系統(tǒng)的方案設(shè)計(jì),對(duì)所使用的芯片和控制芯片F(xiàn)PGA做了必要的介紹,最后具體介紹了系統(tǒng)硬件和FPGA編碼設(shè)計(jì),以及后期的軟硬件調(diào)試.歸納起來(lái),本文主要具體工作如下:1.實(shí)現(xiàn)4路E1信號(hào)到1路二次群信號(hào)的復(fù)分接,主要包括全數(shù)字鎖相環(huán)、HDB3-NRZ編解碼、正碼速調(diào)整、幀頭檢測(cè)和復(fù)分接等.2.將以太網(wǎng)MII接口來(lái)的25M的MII信號(hào)通過(guò)碼速變換到25.344M,進(jìn)行映射.3.將三路二次群信號(hào)和變換過(guò)的以太網(wǎng)MII信號(hào)進(jìn)行5b6b編解碼,以利于在光纖上傳輸.4.高速時(shí)提取時(shí)鐘采用XILINX的CDR方案.并對(duì)接收到的信號(hào)經(jīng)過(guò)5b6b解碼后,分接出各路信號(hào).
標(biāo)簽： FPGA PDH 多業(yè)務(wù) 方案
上傳時(shí)間： 2013-07-23
上傳用戶(hù)：lansedeyuntkn
ADuM320x是采用ADI公司iCoupler® 技術(shù)的雙通道數(shù)字隔離器。這些隔離器件將高速CMOS與單芯片變壓器技術(shù)融為一體，具有優(yōu)于光耦合器等替代器件的出色性能特征。 iCoupler器件不用LED和光電二極管，因而不存在一般與光耦合器相關(guān)的設(shè)計(jì)困難。簡(jiǎn)單的iCoupler 數(shù)字接口和穩(wěn)定的性能特征，可消除光耦合器通常具有的電流傳輸比不確定、非線(xiàn)性傳遞函數(shù)以及溫度和使用壽命影響等問(wèn)題。這些iCoupler 產(chǎn)品不需要外部驅(qū)動(dòng)器和其它分立器件。此外，在信號(hào)數(shù)據(jù)速率相當(dāng)?shù)那闆r下，iCoupler 器件的功耗只有光耦合器的1/10至1/6。 ADuM320x隔離器提供兩個(gè)獨(dú)立的隔離通道，支持多種通道配置和數(shù)據(jù)速率（請(qǐng)參考數(shù)據(jù)手冊(cè)“訂購(gòu)指南”部分）。兩款器件均可采用2.7 V至5.5 V電源電壓工作，與低壓系統(tǒng)兼容，并且能夠跨越隔離柵實(shí)現(xiàn)電壓轉(zhuǎn)換功能。ADuM320x隔離器具有已取得專(zhuān)利的刷新特性，可確保不存在輸入邏輯轉(zhuǎn)換時(shí)及上電/關(guān)斷條件下的直流正確性。 與ADuM120x隔離器相比，ADuM320x隔離器包含多項(xiàng)電路和布局改進(jìn)，系統(tǒng)級(jí)IEC 61000-4-x測(cè)試（ESD、突波和浪涌）顯示其性能大大增強(qiáng)。對(duì)于A(yíng)DuM120x或ADuM320x產(chǎn)品，這些測(cè)試的精度主要取決于用戶(hù)電路板或模塊的設(shè)計(jì)與布局。 應(yīng)用 --尺寸至關(guān)重要的多通道隔離 --SPI 接口/數(shù)據(jù)轉(zhuǎn)換器隔離 --RS-232/RS-422/RS-485收發(fā)器隔離 --數(shù)字現(xiàn)場(chǎng)總線(xiàn)隔離 特性： 增強(qiáng)的系統(tǒng)級(jí)ESD保護(hù)性能，符合IEC 61000-4-x標(biāo)準(zhǔn) 工作溫度最高可達(dá)：125℃ 8引腳窄體SOIC封裝，符合RoHS標(biāo)準(zhǔn) 技術(shù)指標(biāo)： 高共模瞬變抗擾度：>25 kV/μs 雙向通信 - 3 V/5 V 電平轉(zhuǎn)換 - 高數(shù)據(jù)速率：dc 至 25 Mbps（NRZ）
標(biāo)簽： ADUM 3200 雙通道 數(shù)字隔離器
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：skhlm
采用DQPSK 調(diào)制方式對(duì)NRZ, RZ 和CSRZ 3 種碼型進(jìn)行調(diào)制, 研究40 Gb/ s 高速傳輸系統(tǒng)中這3 種不同類(lèi)型的光信號(hào)。使用色散補(bǔ)償方式對(duì)高速光纖傳輸系統(tǒng)進(jìn)行200 kM 的模擬仿真, 比較不同碼型的系統(tǒng)傳輸特性。分析表明CS- RZ- DQPSK 調(diào)制格式, 在較寬的入纖功率范圍內(nèi)都能取得最小的眼圖張開(kāi)代價(jià)。
標(biāo)簽： DQPSK 高速傳輸 調(diào)制碼
上傳時(shí)間： 2013-10-17
上傳用戶(hù)：YKLMC
包括RZ，NRZ，QAM，F(xiàn)SK，誤碼率曲線(xiàn)等的仿真
標(biāo)簽：
上傳時(shí)間： 2013-12-15
上傳用戶(hù)：冇尾飛鉈
將寬度為width位的并行輸入數(shù)據(jù)按BiΦ-L碼(曼徹斯特碼)方式進(jìn)行編碼后串行輸出，輸出數(shù)據(jù)的寬度為(2*width)，BiΦ-L碼是PCM碼的一種，常用的PCM編碼方式有：NRZ-L,BiΦ-L和BiΦ-M三種
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：大融融rr
本設(shè)計(jì)采用AT89552單片機(jī)，輔以必要的模擬電路，實(shí)現(xiàn)了一個(gè)基于直接數(shù)字頻率合成技術(shù)(DDS)的正弦誼號(hào)發(fā)生器。設(shè)計(jì)中采用DDS芯片AD9850產(chǎn)生頻率1KHZ~10MHZ范圍內(nèi)正弦波，采用功放AD811控制輸出電壓幅度， 由單片機(jī)AT89S52控制調(diào)節(jié)步進(jìn)頻率1HZ。在此基礎(chǔ)上，用模擬乘法器MC1496實(shí)現(xiàn)了正弦調(diào)制信號(hào)頻率為1KHZ的模擬相度調(diào)制信號(hào)；用FPGA芯片產(chǎn)生二進(jìn)制NRZ碼,與AD9850結(jié)合實(shí)現(xiàn)相移鍵控PSK、幅移鍵控ASK、頻移鎮(zhèn)鍵FSK。
上傳時(shí)間： 2014-12-05
上傳用戶(hù)：shus521
nrz和rz的卷加嗎編碼nrz和rz的卷加嗎編碼
標(biāo)簽： 編碼
上傳時(shí)間： 2019-05-16
上傳用戶(hù)：阿三的環(huán)境
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
