Low density parity check matrix
標簽： density parity matrix check
上傳時間： 2014-01-08
上傳用戶：yt1993410
Construction of Regular Gallagher parity Check
標簽： Construction Gallagher Regular parity
上傳時間： 2014-01-18
上傳用戶：csgcd001
LDPC(Low Density parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發現，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性，其譯碼復雜度與碼長成線性關系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題，使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠的信息比特參與統一校驗，這使得連續的突發差錯對譯碼的影響不大，編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法，特別是準循環LDPC碼的構造以及RU算法、貪婪算法，并在此基礎上采用貪婪算法對RU算法進行了改進。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中，為節省資源、提高速度，在向量存儲時采用稀疏矩陣技術，在向量相加時采用通過奇校驗直接判定結果的方法，在向量乘法中，采用了前向迭代方法，避開了復雜的矩陣求逆運算。結果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達到120MHz，數據吞吐率達到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
低密度校驗碼（LDPC，Low Density parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法?；谏删仃嚨木幋a算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個LEs，36個M4K RAM blocks (4Kbits plus 512 parity bits)，同時具有165,888bit癿RAM，支持18個Embedded multipliers和2個PLL，資源配備十分豐富。實驗證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ; 核心板同時配備了64Mbit癿SDRAM，對亍運行NIOS軟核提供了有力癿保障，返款芯片為時鐘頻率有143MHz，實驗證明，NIOS II軟核主頻可以平穩運行120MHz，速度迓是相當忚癿; 16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲配置信息，同時迓可以實現NIOS II軟件程序存儲，你編寫癿程序再大也沒有后頊乀憂了。 20M癿有源晶振也是必丌可少癿，他是整個系統癿時鐘源泉;4個LED對亍調試來說更是提供了徑多方便;復位按鍵，重新配置按鍵，配置指示燈一個也丌能少;同時支持AS模式和JTAG模式; 除此以外，核心板一個更大的特點是它可以獨立亍底板單獨運行，為此配備了5V癿電源接口，高質量癿紅色開關，為了安全迓加入了自恢復保險絲。當然擴展口是丌能少癿，除了SDRAM占用癿38個IO口外，其他100個IO全部擴展出來，為大家可以迕行自我擴展實驗做好了充分癿準備。 四、 下擴展板配置 為了讓FPGA収揮它癿強大功能，黑釐開収板為其謳計一款資源豐富癿下擴展板(乀所以叨下擴展板，是因為我們后續迓會有上擴展板)。下面我們就來簡單介終一下下擴展板癿資源配置。 支持網絡功能，配置ENC28J60網口芯片。ENC28J60是Microchip Technology(美國微芯科技公司)推出癿28引腳獨立以太網控刢器。目前市場上大部分以太網控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協議癿ENC28J60叧有28引腳，既能提供相應癿功能，又可以大大簡化相關謳計，減小空間; 支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機方式，幵丏內置了USB 途訊協議癿基本固件，內置了處理Mass-Storage海量存儲謳備癿與用途訊協議癿固件，內置了SD 卡癿途訊接口固件，內置了FAT16和FAT32 以及FAT12 文件系統癿管理固件，支持常用癿USB 存儲謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標準容量SD 卡和高容量HC-SD 卡以及協議兼容癿MMC 卡和TF 卡); 支持板載128*64的點陣LCD。ST7565P控刢芯片，內置DC/DC電路，途過軟件調節對比度。該芯片支持，幵口和串口丟種方式;
上傳時間： 2013-11-23
上傳用戶：ouyangtongze
This example provides a description of how to use the USART with hardware flowcontrol and communicate with the Hyperterminal.First, the USART2 sends the TxBuffer to the hyperterminal and still waiting fora string from the hyperterminal that you must enter which must end by '\r'character (keypad ENTER button). Each byte received is retransmitted to theHyperterminal. The string that you have entered is stored in the RxBuffer array. The receivebuffer have a RxBufferSize bytes as maximum. The USART2 is configured as follow: - BaudRate = 115200 baud - Word Length = 8 Bits - One Stop Bit - No parity - Hardware flow control enabled (RTS and CTS signals) - Receive and transmit enabled - USART Clock disabled - USART CPOL: Clock is active low - USART CPHA: Data is captured on the second edge - USART LastBit: The clock pulse of the last data bit is not output to the SCLK pin
上傳時間： 2013-10-31
上傳用戶：yy_cn
There is an example of how to use the LDPC encode/decode with AWGN channel model in files .\ldpc_decode.m and .\GFq\ldpc_decode.m. There are a few parity check matrices available in the code but you can use other matrices provided you have enough memory to load them. I suggest checking out matrices in Alist format available on David MacKay s web site.You will need to have access to a MEX compiler to be able to use a few functions written in C. LDPC的仿真代碼
標簽： example channel ldpc_de encode
上傳時間： 2013-12-03
上傳用戶：lili123
---實現的部分VHDL 程序如下。 --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----數據幀數據由接收串行數據端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器數據進入接收緩沖器--- ...... --- end if
標簽： clk1x std_logic_vector length_no elsif
上傳時間： 2015-10-28
上傳用戶：cainaifa
在LPC213X上實現了模擬串口功能，使用中斷技術，具有收發功能，可以修改baud,databit,parity,stopbit
上傳時間： 2016-02-10
上傳用戶：zhaiyanzhong
This LDPC software is intended as an introduction to LDPC codes computer based simulation. The pseudo-random irregular low density parity check matrix is based on Radford M. Neal’s programs collection, which can be found in [1]. While Neal’s collection is well documented, in my opinion, C source codes are still overwhelming, especially if you are not knowledgeable in C language. My software is written for MATLAB, which is more readable than C. You may also want to refer to another MATLAB based LDPC source codes in [2], which has different flavor of code-writing style (in fact Arun has error in his log-likelihood decoder).
標簽： LDPC introduction simulation software
上傳時間： 2014-01-14
上傳用戶：大融融rr
