Windows CE.Net 5.0 的相機(jī)驅(qū)動(dòng)程式原始碼，簡(jiǎn)單修改後可用！
上傳時(shí)間： 2013-12-24
上傳用戶：caixiaoxu26
AT89S52單片機(jī)主8入8出繼電器工控主板ALTIUM設(shè)計(jì)硬件原理圖+PCB文件,2層板設(shè)計(jì)，大小為121x149mm，Altium Designer 設(shè)計(jì)的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，可作為你的產(chǎn)品設(shè)計(jì)的參考。主要器件型號(hào)列表如下：Library Component Count : 25Name Description----------------------------------------------------------------------------------------------------24LC02AJKG 按鍵開關(guān)AT89S52-P 8 位微處理器/40引腳CAP CapacitorCAPACITOR POL CapacitorCPDR 瓷片電容CRYSTAL CrystalD Connector 9 Receptacle Assembly, 9 Position, Right AngleDG 電感DJDR 電解電容GO 光耦Header 5X2 Header, 5-Pin, Dual rowJDQYCK 繼電器——1常開1常閉LED 發(fā)光二極管LM2576HVT-3.3 Simple Switcher 3A Step Down Voltage RegulatorMAX232 NPN NPN Bipolar TransistorPZ_2 排針——2PZ_3 排針——3RES2Res 電阻Res PZ_8 8位排阻SW-DPST Double-Pole, Single-Throw SwitchWY2JG 穩(wěn)壓二級(jí)管ZL2JG 整流二極管
上傳時(shí)間： 2021-11-17
上傳用戶：kingwide
FPGA片內(nèi)FIFO讀寫測(cè)試Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明，使用 FPGA 內(nèi)部的 FIFO 以及程序?qū)υ?FIFO 的數(shù)據(jù)讀寫操作。FPGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk, //50MHz時(shí)鐘 input rst_n //復(fù)位信號(hào)，低電平有效 );//-----------------------------------------------------------localparam W_IDLE = 1;localparam W_FIFO = 2; localparam R_IDLE = 1;localparam R_FIFO = 2; reg[2:0] write_state;reg[2:0] next_write_state;reg[2:0] read_state;reg[2:0] next_read_state;reg[15:0] w_data; //FIFO寫數(shù)據(jù)wire wr_en; //FIFO寫使能wire rd_en; //FIFO讀使能wire[15:0] r_data; //FIFO讀數(shù)據(jù)wire full; //FIFO滿信號(hào) wire empty; //FIFO空信號(hào) wire[8:0] rd_data_count; wire[8:0] wr_data_count; ///產(chǎn)生FIFO寫入的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1) //FIFO空， 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1) //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else if (wr_en == 1'b1) w_data <= w_data + 1'b1; else w_data <= 16'd0; end///產(chǎn)生FIFO讀的數(shù)據(jù)always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1) //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)
標(biāo)簽： fpga fifo verilog quartus
上傳時(shí)間： 2021-12-19
上傳用戶：20125101110
電子書-國(guó)外電子與通信教材系列@片上系統(tǒng) 可重用設(shè)計(jì)方法學(xué)(第3版
標(biāo)簽： 片上系統(tǒng)
上傳時(shí)間： 2022-03-22
上傳用戶：1208020161
Altium AD設(shè)計(jì) 全志A33原廠核心板PCB 2片DDR3 4層設(shè)計(jì),可作為你產(chǎn)品設(shè)計(jì)的參考。可作為你產(chǎn)品設(shè)計(jì)的參考。
標(biāo)簽： altium ad設(shè)計(jì) a33 pcb ddr3
上傳時(shí)間： 2022-04-08
上傳用戶：20125101110
觸控彈簧 跳線座 冷壓插片 Altium封裝 AD封裝庫(kù) 2D+3D PCB封裝庫(kù)-4MBAltium Designer設(shè)計(jì)的PCB封裝庫(kù)文件，集成2D和3D封裝，可直接應(yīng)用的到你的產(chǎn)品設(shè)計(jì)中。PCB庫(kù)封裝列表：PCB Library : 跳線座.PcbLibDate : 2020/6/9Time : 5:43:08Component Count : 48Component Name-----------------------------------------------Wire - 3mmWire - 4mmWire - 5mmWire - 6mmWire - 7mmWire - 8mmWire - 9mmWire - 10mmWire - 11mmWire - 12mmWire - 13mmWire - 14mmWire - 15mmWire - 16mmWire - 17mmWire - 18mmWire - 19mmWire - 20mmWire - 21mmWire - 22mmWire - 23mmWire - 24mmWire - 25mmWire - 26mmWire - 27mmWire - 28mmWire - 29mmWire - 30mmWire - 31mmWire - 32mmWire - 33mmWire - 34mmWire - 35mmWire - 36mmWire - 37mmWire - 38mmWire - 39mmWire - 40mmWire - 41mmWire - 42mmWire - 43mmWire - 44mmWire - 45mmWire - 46mmWire - 47mmWire - 48mmWire - 49mmWire - 50mm
標(biāo)簽： Altium designer 封裝
上傳時(shí)間： 2022-05-04
上傳用戶：
8層板設(shè)計(jì) 飛思卡爾IMX6 4片DDR3 設(shè)計(jì) ORCAD原理圖+ALTIUM PCB文件，可以做為你的設(shè)計(jì)參考。
上傳時(shí)間： 2022-05-06
上傳用戶：aben
DSP28335程序，使用片上SCI口進(jìn)行串行通訊。包括發(fā)送和接受
上傳時(shí)間： 2022-06-21
上傳用戶：
簡(jiǎn)要介紹本文件的目的是，針對(duì)潮濕、再流焊和工藝敏感器件，向生產(chǎn)商和用戶提供標(biāo)準(zhǔn)的操作、包裝、運(yùn)輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會(huì)導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行IPC/JEDEC J-STD-033D，這些工藝可以提供從密封時(shí)間算起12個(gè)月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。一般的IC封裝零件都需要根據(jù)MSL標(biāo)準(zhǔn)管控零件暴露於環(huán)境濕度的時(shí)間，以確保零件不會(huì)因?yàn)檫^(guò)度吸濕在過(guò)回焊爐時(shí)發(fā)生popcom(爆裂)或delamination(分層)的后果，不同的零件封裝會(huì)產(chǎn)生不同的MSL等級(jí)，當(dāng)濕氣進(jìn)入零件越多，零件因溫度而膨脹剝離的風(fēng)險(xiǎn)就越高，基本上濕度敏感的零件在出廠前都會(huì)經(jīng)過(guò)一定時(shí)間及溫度的烘烤，然后連同乾燥劑(desiccant)一起加入真空包裝中來(lái)達(dá)到最低的濕氣入侵可能。本文件的目的是，針對(duì)潮濕/再流焊敏感表面貼裝器件，向生產(chǎn)商和用戶提供標(biāo)準(zhǔn)的操作、包裝、運(yùn)輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會(huì)導(dǎo)致合格率和可靠性的降低。一旦正確執(zhí)行，這些工藝可以提供從密封時(shí)間算起12個(gè)月的最短保質(zhì)期。由IPC和JEDEC開發(fā)。
標(biāo)簽： ipc j-std-033d
上傳時(shí)間： 2022-06-26
上傳用戶：
IPC-A-600J CHINESE 印制板的可接受性中文版J版中文2
標(biāo)簽： 印制板
上傳時(shí)間： 2022-07-18
上傳用戶：aben
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
