VCS下編譯通過的pli的實(shí)例，包括功能仿真，和可綜合代碼
標(biāo)簽： VCS pli 下編譯
上傳時(shí)間： 2014-12-03
上傳用戶：qw12
Verilog HDL的pli子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，
標(biāo)簽： Verilog HDL pli 程序接口
上傳時(shí)間： 2013-12-09
上傳用戶：kr770906
Assertion based design_and:Including:Assertion methdology,Specifyingg RTL Properties, pli-Based Assertions Functional coverage
標(biāo)簽： Assertion Specifyingg Properties design_and
上傳時(shí)間： 2015-09-09
上傳用戶：xinzhch
pli的文檔資料，是cadence出的，詳細(xì)介紹了pli的使用方法
標(biāo)簽： pli 文檔
上傳時(shí)間： 2014-02-28
上傳用戶：851197153
vcs tutorial Lab2-pli verygood
標(biāo)簽： tutorial verygood vcs Lab
上傳時(shí)間： 2016-03-02
上傳用戶：1583060504
Analog signals are represented by 64 bit buses. They are converted to real and from real representation using pli functions
標(biāo)簽： real represented representa are
上傳時(shí)間： 2016-05-07
上傳用戶：gonuiln
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
