用verilog語言編的正弦波發(fā)生器
用verilog語言編的正弦波發(fā)生器，可以用QuartusII來打開這個源碼，也可以轉(zhuǎn)換成VHDL語言...
quartusII技術(shù)資料
?? 資源總數(shù)：201
?? 源代碼：233
?? quartusII全部資料 (201個)
用于測試VGA運行的幾個程序代碼
用于測試VGA運行的幾個程序代碼，可在quartusII工程下測試VGA的運行情況...
用VHDl設(shè)計UART的文章
用VHDl設(shè)計UART的文章，使用QuartusII平臺...
cpld
cpld，環(huán)境是quartusii中vhdl語言開發(fā)7279讀寫鍵盤程序...
16位鎖存器
16位鎖存器，此程序通過quartusII軟件調(diào)試通過...
EPM1270和ram62256的verilog接口程序
EPM1270和ram62256的verilog接口程序，用QuartusII編譯...
EPM1270和單片機的8080通訊接口
EPM1270和單片機的8080通訊接口，適合單片機與CPLD之間的高速通訊，verilog語言，QuartusII環(huán)境...
該程序是基于FPGA的的設(shè)計
該程序是基于FPGA的的設(shè)計，開發(fā)環(huán)境是quartusII，包括整個工程...
數(shù)字鐘的verilog代碼
數(shù)字鐘的verilog代碼，quartusII開發(fā)環(huán)境....
出租車計費系統(tǒng)的源碼
出租車計費系統(tǒng)的源碼，包括仿真結(jié)果，用quartusii調(diào)通。...