usb2.0的IP核，可在quartusII或MaxPlusII環(huán)境下實現(xiàn)編譯和生成ip核
標(biāo)簽： usb 2.0 IP核
上傳時間： 2014-01-05
上傳用戶：duoshen1989
這是本人自己編寫的可用于256*256大小的圖像進(jìn)行sobel邊緣檢測的vhd文件，可在quartusII或MaxplisII下綜合和仿真，并在FPGA上測試過。可以進(jìn)行修改支持其他大小圖像的sobel邊緣檢測，同時還可以實現(xiàn)其它的圖像模塊化處理算法，例如高斯濾波，平滑等。
標(biāo)簽： 256 sobel vhd 編寫
上傳時間： 2015-11-11
上傳用戶：古谷仁美
用VHDL開發(fā)的棒球游戲，可以在quartusII環(huán)境下編譯，適用于各種FPGA開發(fā)板。
標(biāo)簽： VHDL
上傳時間： 2014-08-15
上傳用戶：hjshhyy
程序在報告中，要 用quartusII運行，注意從word到運行環(huán)境中，可能有個別符號不兼容，重新在運行環(huán)境中輸入那些符號就可以了
標(biāo)簽： 程序 報告
上傳時間： 2013-12-23
上傳用戶：hj_18
上傳時間： 2013-12-17
上傳用戶：hzy5825468
altera的ip核， 添加后，在quartusII中可以輕松實現(xiàn)對i2c的控制，是fpga開發(fā)人員的必備工具之一。
標(biāo)簽： altera
上傳時間： 2014-01-24
上傳用戶：dbs012280
用vhdl語言編寫的基于fpga的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
標(biāo)簽： vhdl fpga 語言 編寫
上傳時間： 2015-12-17
上傳用戶：zhichenglu
該系統(tǒng)加入了led屏的硬件控制器，以niosII為系統(tǒng)核心，以quartusII為平臺，實現(xiàn)了sopc系統(tǒng)，可進(jìn)行l(wèi)ed屏的全彩控制。
標(biāo)簽： led 硬件 控制器
上傳時間： 2013-12-18
上傳用戶：BIBI
DSP Builder設(shè)計初步,介紹Matlab/DSP Builder及其設(shè)計流程，正弦信號發(fā)生器完整的設(shè)計過程，以及使用Matlab、quartusII\modelsim詳細(xì)的仿真過程。
標(biāo)簽： Builder DSP Matlab 設(shè)計流程
上傳時間： 2013-12-24
上傳用戶：nanfeicui
verilog源代碼，quartusII工程。程序?qū)崿F(xiàn)VGA時序。控制VGA顯示器輸出圖形。在quartusII中客直接運行，
標(biāo)簽： verilog 源代碼
上傳時間： 2013-12-19
上傳用戶：李夢晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
