?? quartusII技術(shù)資料

?? 資源總數(shù)：201

?? 技術(shù)文檔：1

?? 源代碼：233

QuartusII是Altera公司推出的綜合性CPLD/FPGA開(kāi)發(fā)軟件，軟件支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。

?? quartusII熱門(mén)資料

查看全部201個(gè)資源 ?

在QuartusII中使用AHDL語(yǔ)言編寫(xiě)一個(gè)RS232串行數(shù)據(jù)通信接口

在QuartusII中使用AHDL語(yǔ)言編寫(xiě)一個(gè)RS232串行數(shù)據(jù)通信接口，要求設(shè)計(jì)輸入輸出端口，要求能提供的接收端口正確地接收。其中1bit作為start位，8bit作為數(shù)據(jù)，1bit作為end位。...

?? 2013-12-19 ?? huyiming139

QuartusII AHDL 232 RS

在QuartusII運(yùn)用ＡＨＤＬ語(yǔ)言

在QuartusII運(yùn)用ＡＨＤＬ語(yǔ)言，首先設(shè)計(jì)出PN發(fā)生器來(lái)產(chǎn)生一個(gè)11位的數(shù)據(jù)流在整個(gè)周期內(nèi)有效數(shù)據(jù)有 =2047位；再設(shè)計(jì)狀態(tài)機(jī)用來(lái)檢測(cè)串行數(shù)據(jù)流中的序列。運(yùn)用兩個(gè)個(gè)計(jì)數(shù)器分別對(duì)PN碼計(jì)數(shù)以及序列出現(xiàn)的次數(shù)計(jì)數(shù)。改變ＰＮ碼結(jié)構(gòu)可以作為通用數(shù)列檢測(cè)器...

?? 2015-11-26 ?? 天涯

QuartusII 語(yǔ)言