智能電表、水表、煤/燃?xì)獗怼崃勘淼却罅康爻霈F(xiàn)在人們的生活中，同時這些儀表的抄錄工作變得越來越煩瑣，工作量大，工作效率低，不僅給用戶帶來不便，而且會存在漏抄、誤抄、估抄的現(xiàn)象。隨著電子技術(shù)、通信技術(shù)和計算機技術(shù)的飛速發(fā)展，人工抄表已經(jīng)逐步被自動抄表所代替。 集中器是一個數(shù)據(jù)集中處理器，是多對象自動抄表系統(tǒng)的通信橋梁，負(fù)責(zé)對各智能表的數(shù)據(jù)進行采集、存儲和管理，及時有效地向上位機傳輸數(shù)據(jù)并執(zhí)行上位機發(fā)送的指令。提高多對象集中器數(shù)據(jù)處理能力，有效完成上下行通信是多對象自動抄表系統(tǒng)AMRS（Automation Meter Reading System）目前需要解決的關(guān)鍵問題。 本文針對多對象集中器這樣一個較復(fù)雜的通信與控制系統(tǒng)，提出采用32位的高性能嵌入式微處理器。32位ARM9微處理器處理速度快、硬件性能高、低功耗、低成本，集成了相當(dāng)多的硬件資源，硬件的擴展和設(shè)計大大簡化，ARM9（S3C2410）為工業(yè)級芯片，抗干擾能力強，能夠適應(yīng)運行現(xiàn)場的較惡劣環(huán)境，8/16位微控制器運算能力有限，對于較復(fù)雜的通信與控制算法難以順利完成；硬件平臺依賴性強，不利于軟件的開發(fā)、升級與移植；在缺乏多任務(wù)調(diào)度機制的情況下，應(yīng)用軟件不僅實現(xiàn)難度大，且可靠性難以保證。 本文首先對多對象遠(yuǎn)程抄表系統(tǒng)的總體結(jié)構(gòu)進行研究，主要研究了多對象遠(yuǎn)程抄表系統(tǒng)中集中器的軟件和硬件實現(xiàn)，對硬件資源進行了外圍擴展，對S3C2410微處理器芯片的外圍硬件進行了擴展設(shè)計，使之具備了滿足使用需求的最小系統(tǒng)硬件資源，包括時鐘、復(fù)位、電源、外圍存儲、LCD、RS-485通信模塊、CAN通信模塊等電路設(shè)計。實時時鐘為多對象集中器定時抄表提供時間標(biāo)準(zhǔn)；電源電路為多對象集中器系統(tǒng)提供穩(wěn)定電源；看門狗電路的設(shè)計保證多對象集中器系統(tǒng)可靠運行，防止系統(tǒng)死機；數(shù)據(jù)存儲器主要用于存儲參數(shù)、變量、集中器自身的參數(shù)，負(fù)責(zé)智能表的參數(shù)以及智能表用量等。上行通道即多對象集中器與上位機之間的通信線路，采用CAN現(xiàn)場總線進行通信；下行通道即多對象集中器與智能表之間的通信，采用RS-485總線進行通信。軟件設(shè)計上，主要針對多對象集中器的數(shù)據(jù)存儲功能和串行通訊功能進行程序編寫。基于ARM的多對象遠(yuǎn)程抄表系統(tǒng)集中器可以實現(xiàn)多對象遠(yuǎn)程抄表，提高了數(shù)據(jù)處理能力，有效完成了上下行通信，可靠性強，穩(wěn)定性高，結(jié)構(gòu)簡單。
標(biāo)簽： ARM 對象 遠(yuǎn)程抄表系統(tǒng) 集中器
上傳時間： 2013-06-07
上傳用戶：heminhao
本文主要介紹了以上位機PC 為核心的RS-485 總線技術(shù)實現(xiàn)的集溫、濕度監(jiān)測和報警等功能為一體的糧倉監(jiān)控系統(tǒng)，設(shè)計了一種零延時的RS-232/RS-485 智能型轉(zhuǎn)換器，制訂了上位機與下位單片機之間
上傳時間： 2013-07-17
上傳用戶：程嬰sky
RS-485 是一種平衡傳送的串行接口標(biāo)準(zhǔn)，比最早的采用非平衡方式傳送的RS-232串行接口標(biāo)準(zhǔn)在電氣指標(biāo)上有了大幅度的提高。由于RS-485 總線通訊距離遠(yuǎn)，抗干擾能力強，結(jié)構(gòu)簡單，可靠性高，廣泛應(yīng)
上傳時間： 2013-08-04
上傳用戶：新手無憂
RS(Reed-Solomon)碼是差錯控制領(lǐng)域中一類重要的線性分組碼，由于其出眾的糾錯能力，被廣泛地應(yīng)用于各種差錯控制系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。 本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現(xiàn)方法。對所設(shè)計的編碼譯碼器的主要性能指標(biāo)進行了仿真及實際功能測試，并給出了時序仿真波形圖和實際測試的結(jié)果。最后對于RS軟判決譯碼器的實現(xiàn)進行試探性的研究。 本文的主要工作有：1)采用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)了 RS 碼的編碼和譯碼；2)采用更高效的RiBM算法，不僅減少了邏輯單元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 語言實現(xiàn)RS編碼譯碼，包括伽羅華(Galoias)域內(nèi)的乘法除法器的設(shè)計，伴隨式求解電路，關(guān)鍵方程求解電路等；4)對于錢搜索電路的實現(xiàn)進行了改進；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：qoovoop
電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業(yè)的發(fā)展，對我國廣播業(yè)開發(fā)技術(shù)、信號的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿足人民群眾日益增長的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺的數(shù)字廣播激勵器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實現(xiàn)了一種激勵器輸入接口的解決方案，這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯編碼，使得信號抗干擾能力大大加強，提高了節(jié)目從演播室到發(fā)射臺的傳輸質(zhì)量，特別是實時直播節(jié)目要求信號質(zhì)量比較好時具有更大的作用。 本論文利用校驗位為奇數(shù)個的RS碼，對可檢不可糾的錯誤發(fā)出報警信號，通過其它方法替代原有信號，對音質(zhì)影響不大，節(jié)省了糾正這個錯誤的資源和開發(fā)成本。 同時，我們采用FPGA硬件開發(fā)平臺和VHDL硬件描述語言編寫代碼實現(xiàn)硬件功能，而不采用專用芯片實現(xiàn)功能，使得修改電路和升級變得異常方便，大大提高了開發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過軟件仿真和硬件驗證，本系統(tǒng)已經(jīng)基本實現(xiàn)了預(yù)想的功能，擴展性較好，硬件資源開銷較小，具有實用價值。
上傳時間： 2013-07-15
上傳用戶：afeiafei309
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場，占領(lǐng)了32位RISC微處理器75％以上的市場份額。 本文設(shè)計的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺)進行快速軟件升級。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，設(shè)計了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴展了JTAG接口、USB接口、Modem接口，同時又構(gòu)造出了一個JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后，對編程器技術(shù)實現(xiàn)上的不足作了分析和編程器設(shè)計的不完善之處作了總結(jié)，并對編程器的發(fā)展趨勢作了探討和展望。
上傳時間： 2013-06-16
上傳用戶：mylinden
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設(shè)計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設(shè)計。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
差錯控制編碼技術(shù)是現(xiàn)代通信技術(shù)中的關(guān)鍵技術(shù)之一，在移動通信、數(shù)字電視、計算機存儲等數(shù)據(jù)通信系統(tǒng)中得到了廣泛應(yīng)用。在信道條件惡劣的情況中，常采用糾錯能力更強的級聯(lián)編解碼方法，進行差錯控制。本課題以RS碼、LDPC 碼...
標(biāo)簽： LDPC FPGA RS碼 級聯(lián)
上傳時間： 2013-05-25
上傳用戶：hrzx1234
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時間： 2013-07-05
上傳用戶：leehom61
RS譯碼的Euclid算法及其FPGA實現(xiàn)，并通過仿真器的出結(jié)果，對于設(shè)計ＲＳ譯碼很有幫助
上傳時間： 2013-08-17
上傳用戶：leawon947
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
