<noscript id="wmm02"></noscript>
國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)sci串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的sci串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述sci協(xié)議，接著對(duì)sci串行通信接口的兩個(gè)模塊：sci節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 sci節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在sci節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高sci通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為sci串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
標(biāo)簽： FPGA sci 串行通信接口
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
ECT PWN sci模塊源代碼及教程 頂哦。。。。。
標(biāo)簽： ECT PWN sci 模塊
上傳時(shí)間： 2013-11-05
上傳用戶：603100257
TMS320F28335 sci基于RS－422標(biāo)準(zhǔn)的應(yīng)用
標(biāo)簽： F28335 28335 320F TMS
上傳時(shí)間： 2013-10-26
上傳用戶：digacha
DSP芯片sci模塊在電力電子控制裝置中的應(yīng)用
標(biāo)簽： DSP sci 芯片 模塊
上傳時(shí)間： 2013-11-23
上傳用戶：crazyer
發(fā)現(xiàn)了C*Core國(guó)芯芯片中sci發(fā)送與接受方波特率誤差導(dǎo)致數(shù)據(jù)不匹配問(wèn)題，分析了發(fā)送與接受方數(shù)據(jù)傳輸丟幀、誤幀現(xiàn)象出現(xiàn)的根本原因，總結(jié)了sci容限值與芯片主頻及標(biāo)準(zhǔn)波特率之間規(guī)律，提出了解決問(wèn)題的優(yōu)化方案并通過(guò)C*Core C語(yǔ)言編寫(xiě)程序?qū)崿F(xiàn)。實(shí)驗(yàn)證明，優(yōu)化后的sci初始化程序可確保sci發(fā)送與接收方不受波特率設(shè)置值、芯片主頻大小影響，使數(shù)據(jù)傳輸過(guò)程中不丟幀、不誤幀。
標(biāo)簽： Core sci 芯片 串口
上傳時(shí)間： 2013-10-09
上傳用戶：685
基于TMS320LF2407A的sci模塊編程,調(diào)試通過(guò)。
標(biāo)簽： 2407A 2407 TMS 320
上傳時(shí)間： 2015-03-29
上傳用戶：star_in_rain
對(duì)PIC16F877芯片的EEPROM數(shù)據(jù)區(qū)進(jìn)行讀寫(xiě)的演示程序和PIC16F87X系列芯片通過(guò)sci（串行通信接口）來(lái)實(shí)現(xiàn)與PC的通信。
標(biāo)簽： PIC 16F EEPROM 16
上傳時(shí)間： 2014-01-25
上傳用戶：nairui21
關(guān)于2407的sci串口擴(kuò)展實(shí)現(xiàn)dsp的串行通信以及關(guān)于地址的問(wèn)答
標(biāo)簽： 2407 sci dsp 串口擴(kuò)展
上傳時(shí)間： 2014-01-06
上傳用戶：獨(dú)孤求源
關(guān)于dsp的sci串行通信程序MAX5121
標(biāo)簽： 5121 dsp MAX sci
上傳時(shí)間： 2013-12-14
上傳用戶：bruce
基于DSP2000的AD采樣及sci程序
標(biāo)簽： 2000 DSP sci 采樣
上傳時(shí)間： 2014-01-17
上傳用戶：hn891122
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
