5509DSP對(duì)外部存儲(chǔ)設(shè)備SDRAM進(jìn)行設(shè)置并能成功進(jìn)行訪問(wèn)
標(biāo)簽： SDRAM 5509 DSP 存儲(chǔ)設(shè)備
上傳時(shí)間： 2015-10-01
上傳用戶：CHENKAI
現(xiàn)代的4bank*1M*16bit的SDRAM（HY57V6416ET）的VHDL行為仿真程序
標(biāo)簽： SDRAM V6416 bank 6416
上傳時(shí)間： 2013-12-22
上傳用戶：aeiouetla
本文詳細(xì)介紹了S3C2410CPU的引腳分布 還有內(nèi)部SDRAM和NOR FLASH的連線情況
標(biāo)簽： C2410 FLASH SDRAM 2410
上傳時(shí)間： 2014-12-04
上傳用戶：xiaoxiang
詳細(xì)介紹了S3C44B0CPU的引腳情況 還有內(nèi)部存儲(chǔ)器包括SDRAM和NOR FLASH的連線
標(biāo)簽： FLASH SDRAM 0CPU C44
上傳時(shí)間： 2015-10-03
上傳用戶：ryb
mt48lc4m32b2.v 是128M sdram 中典型設(shè)計(jì)。。可以借鑒。
標(biāo)簽： sdram 128M mt 48
上傳時(shí)間： 2013-12-18
上傳用戶：zhenyushaw
XAPP858 - 利用 Virtex-5 FPGA 實(shí)現(xiàn)的高性能 DDR2 SDRAM 接口數(shù)據(jù)采集 本應(yīng)用指南描述了用于實(shí)現(xiàn) 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和數(shù)據(jù)采集的技巧。 本數(shù)據(jù)采集技巧使用了輸入串行器/解串器（ISERDES）和輸出串行器/解串器（OSERDES）的功能。
標(biāo)簽： SDRAM DDR2 Virtex XAPP
上傳時(shí)間： 2014-01-19
上傳用戶：sk5201314
verilog語(yǔ)言寫的sdram控制器—命令響應(yīng)模塊代碼，經(jīng)過(guò)測(cè)試，邏輯正確，可編譯，可綜合
標(biāo)簽： verilog sdram 語(yǔ)言 控制器
上傳時(shí)間： 2015-10-10
上傳用戶：onewq
SDRAM控制器的VHDL實(shí)現(xiàn)，pdf格式，有需要多的，聯(lián)系我
標(biāo)簽： SDRAM VHDL 控制器
上傳時(shí)間： 2014-12-01
上傳用戶：sz_hjbf
測(cè)試DSP6400中SDRAM的程序。幫助大家了解DSP6400的存儲(chǔ)器資源和調(diào)試CCS的過(guò)程.
標(biāo)簽： 6400 DSP SDRAM CCS
上傳時(shí)間： 2014-11-23
上傳用戶：zhangjinzj
AT91RM9200 SDRAM初始化腳本文件，ADS1.2使用，SDRAM為三星K4S641632E，使用腳本后可以將代碼直接通過(guò)JTAG下載到SDRAM中，在SDRAM中進(jìn)行仿真調(diào)試，啟動(dòng)文件不要進(jìn)行修改直接可以使用，同時(shí)打開CP15的指令緩存和數(shù)據(jù)緩存
標(biāo)簽： SDRAM 9200 AT 91
上傳時(shí)間： 2013-12-04
上傳用戶：nanshan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="22mq4"></rt>
