SDRAM控制IP核的VHDL語言源代碼
SDRAM控制IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。...
sdrAM技術(shù)資料
?? 資源總數(shù)：513
?? 源代碼：10395
?? 電路圖：1
同步動態(tài)隨機(jī)存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡稱SDRAM）是有一個同步接口的動態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個異步接口的，這樣它可以隨時響應(yīng)控制輸入的變化。而SDRAM有一個同步接口，在響應(yīng)控制輸入前會等待一個時鐘信號，這樣就能和計算機(jī)的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機(jī)，對進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronousDRAM)相比，可以有一個更復(fù)雜的操作模式。
?? sdrAM熱門資料
查看全部513個資源 ?SDRAM的程序
SDRAM的程序，用于SISIS公司的MCU和三星的SDRAM...
s3c2440的方案包括sdram 網(wǎng)絡(luò)等protel格式
s3c2440的方案包括sdram 網(wǎng)絡(luò)等protel格式...
sdram controller.verilog
sdram controller.verilog...
The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM mode
The SDRAM controller is designed for the Virtex V300bg432-6. It s simulated with Micron SDRAM models. The design is verified with timing constraints...
?? sdrAM源代碼
查看更多 ??? sdrAM資料分類