.安裝好Proteus 6.9 SP4,需要用Keil for ARM的或IAR的同樣需要安裝好。\r\n2.安裝Proteus VSM simulator驅(qū)動(dòng) 可以在官方網(wǎng)站上下載到)。Keil裝Vdmagdi.exe,IAR裝Vdmcspy.exe\r\n3.將附件中的Prospice.dll和Licence.dll文件Copy到..\\bin目錄下，MCS8051.dll和ARM7TDMI.dll文件拷貝到..\\MODELS目錄下。分別替換原有的文件。\r\n4.打開原理圖模型和程序。記得要在IS
上傳時(shí)間： 2013-09-24
上傳用戶：yare
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid Verilog simulation race conditions
上傳時(shí)間： 2013-10-17
上傳用戶：tb_6877751
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程?！肮び破涫?，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級的行為描述語句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長來完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
因?yàn)楣ぷ鞯木壒?，必須學(xué)習(xí)EMC單片機(jī)了。我會(huì)把我的學(xué)習(xí)歷程寫下來，算是對壇子的一點(diǎn)貢獻(xiàn)，也算是自己的一個(gè)總結(jié)吧。因?yàn)橐郧皩W(xué)過51的和PIC、HOLTEK的單片機(jī)，并且也大致了解過EMC的指令集，所以學(xué)起來并不是太難。為了學(xué)習(xí)，而又沒有仿真器，于是去emc的網(wǎng)站下載了一個(gè)simulator來軟件仿真。第一感覺還不錯(cuò)，把里面的例子程序跑了一下，單步執(zhí)行然后看寄存器的變化。發(fā)現(xiàn)他的IDE環(huán)境不是特別好用，首先編輯器無法設(shè)置TAB的寬度，導(dǎo)致UE里面寫好的代碼，都不整齊了。再說一下對EMC指令集的理解。EMC的寄存器占用2個(gè)空間：內(nèi)存空間和IO空間，前者用mov來訪問，后者用IOW和IOR等來訪問。這點(diǎn)我想很多初學(xué)者都會(huì)象我一樣，要花點(diǎn)時(shí)間來理解這個(gè)問題。還有就是很多寄存器沒有地址的，也就是占用特殊的地址空間，既不是內(nèi)存也不是IO空間，比如CONT等。我想，正是這種類繁多的尋址，使得在簡單的MCU上可以2個(gè)clock跑一條單周期指令。對于此，PIC和HOLTEK的單片機(jī)都需要4個(gè)clock跑一條單周期指令，51系列CISC指令就更不用說了。
標(biāo)簽： McuPlayer EMC 單片機(jī)學(xué)習(xí)
上傳時(shí)間： 2013-11-05
上傳用戶：龍飛艇
怎樣寫testbench-xilinx 在ISE 環(huán)境中， 當(dāng)前資源操作窗顯示了資源管理窗口中選中的資源文件能進(jìn)行的相關(guān)操作。在資源管理窗口選中了 testbench 文件后，在當(dāng)前資源操作窗顯示的 ModelSim simulator 中顯示了4種能進(jìn)行的模擬操作，分別是：simulator Behavioral Model（功能仿真）、simulator Post-translate VHDL Model（翻譯后仿真）、simulator Post-Map VHDL Model（映射后仿真）、simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如
標(biāo)簽： testbench-xilinx
上傳時(shí)間： 2013-11-14
上傳用戶：467368609
以典型的9S08 系列為例，當(dāng)你選擇了一個(gè)MCU 型號后，在圖1-4 右側(cè)會(huì)顯示出所有針對該型號芯片可用的項(xiàng)目調(diào)試場景。其中：Full Chip simulator”是芯片全功能模擬仿真，即無需任何目標(biāo)系統(tǒng)的硬件資源，直接在你的PC 機(jī)上模擬運(yùn)行單片機(jī)的程序，在模擬運(yùn)行過程中可以觀察調(diào)試程序的各項(xiàng)控制和運(yùn)行流程，分析代碼運(yùn)行的時(shí)間，觀察各種變量，等等。CW 提供了功能強(qiáng)大的模擬激勵(lì)功能，可以在模擬運(yùn)行時(shí)模擬一些外部事件的輸入，配合程序調(diào)試；P&E Multilink/Cyclone Pro”是基于P&E 公司的硬件調(diào)試工具實(shí)現(xiàn)實(shí)時(shí)在線硬件調(diào)試。實(shí)際就是我們經(jīng)常說的BDM 調(diào)試。BDM 調(diào)試是基于芯片本身內(nèi)含的在線調(diào)試功能，可實(shí)現(xiàn)程序下載，單步／全速運(yùn)行，可以設(shè)若干個(gè)斷點(diǎn)，可以觀察和修改任意寄存器或RAM 內(nèi)存空間。BDM 幾乎是開發(fā)飛思卡爾8 位（9S08 和RS08 系列）、16 位（9S12 系列）和32 位（Coldfire V1 系列）單片機(jī)的標(biāo)準(zhǔn)調(diào)試模式，運(yùn)用最為廣泛；SofTec HCS08”是另外一家SofTec 公司提供的硬件調(diào)試工具，國內(nèi)使用較少；HCS08 Serial Monitor”是基于芯片串口的監(jiān)控調(diào)試開發(fā)模式。由于開發(fā)效率較低，現(xiàn)在幾乎無人使用。
標(biāo)簽： FSL 08 C語言編程 單片機(jī)開發(fā)
上傳時(shí)間： 2013-10-10
上傳用戶：alex wang
Proteus6.9和Keil聯(lián)調(diào)方法及破解文件下載:方法:1.安裝proteus6.9和keil吧2.安裝壓縮包里面的vdmagdi.exe文件,安裝完后keil\c51\bin\文件夾里面會(huì)有VDM51.DLL這個(gè).3.把壓縮包里面的PROSPICE.DLL復(fù)制到Proteus6Professional\bin目錄下,覆蓋已經(jīng)有的.4.打開keil,打開optionfortarget里面的debug選項(xiàng)卡,選擇ProteusVSMsimulator,并進(jìn)行相關(guān)設(shè)置.(兩臺(tái)計(jì)算機(jī)聯(lián)調(diào)得輸入正確的host IP和port號)5,打開isis,選擇debug\useremotedebugmonitor.這樣就可以啦,試試看吧!
標(biāo)簽： Proteus Keil 6.9 聯(lián)調(diào)
上傳時(shí)間： 2013-10-15
上傳用戶：wenwiang
Keil是業(yè)界最好的51單片機(jī)開發(fā)工具之一，它擁有流暢的用戶界面與強(qiáng)大的仿真功能。ARM將Keil公司收購之后，正式推出了針對ARM微控制器的開發(fā)工具RVMDK，它將ARM編譯器RVCT與Keil的工程管理、調(diào)試仿真工具集成在一起，是一款非常強(qiáng)大的ARM微控制器開發(fā)工具。2007年5月，ARM正式授權(quán)中國深圳英蓓特公司代理中文版RVMDK的出售事務(wù)。很多嵌入式系統(tǒng)開發(fā)工程師對ARM的老版本開發(fā)工具ADS1.2非常熟悉，而RVMDK與ADS相比較，從外觀、仿真流程以及內(nèi)部二進(jìn)制編譯鏈接工具上都有了不少改進(jìn)，用法稍有不同。本主的主旨是介紹通用的流程，以及一些注意事項(xiàng)，幫助ADS1.2用戶將老的，遺留的ADS1.2工程轉(zhuǎn)化成在RVMDK上進(jìn)行開發(fā)調(diào)試的工程。 ARM新推出的微控制器開發(fā)工具RVMDK與ADS1.2在工具架構(gòu)組成上有一些不同，這些區(qū)別包括：不同版本的ARM編譯器（compiler），不同的調(diào)試器（debugger），不同的仿真器（simulator），以及不同的硬件調(diào)試單元。作為ARM的新一代微控制器開發(fā)工具，RVMDK不但包含ARM的最新版本編譯鏈接工具，即RVDS3.0的編譯鏈接工具，而且根據(jù)微控制器調(diào)試開發(fā)的特點(diǎn)采用了與ADS，RVDS完全不同的調(diào)試、仿真環(huán)境，uVision debugger 與simulator。 RVMDK集成了RVDS3.0的編譯工具RVCT3.0，與ADS1.2相比，除去編譯、連接工具的可執(zhí)行二進(jìn)制文件不同之外，RVCT3.0的很多編譯連接選項(xiàng)與ADS編譯器也有不同。
標(biāo)簽： MDK3 ADS 1.2 轉(zhuǎn)換
上傳時(shí)間： 2013-11-01
上傳用戶：1051290259
針對飛行模擬器座艙數(shù)據(jù)采集的復(fù)雜性，設(shè)計(jì)了一種基于以太網(wǎng)分布式的數(shù)據(jù)采集控制系統(tǒng)，該系統(tǒng)是RCM5700微處理器模塊上的以太網(wǎng)應(yīng)用。在系統(tǒng)的基礎(chǔ)上具體討論了PoE技術(shù)的應(yīng)用，在傳輸數(shù)據(jù)的網(wǎng)線上同時(shí)提供電流，提出并實(shí)現(xiàn)了一種包括輔助電源在內(nèi)的完整可靠的PoE供電方案。設(shè)計(jì)采用美國國家半導(dǎo)體的LM5073和LM5576并根據(jù)不同的負(fù)載情況，進(jìn)行穩(wěn)定可靠的電壓轉(zhuǎn)換，以滿足數(shù)據(jù)采集電路的要求。實(shí)驗(yàn)結(jié)果表明：該設(shè)計(jì)穩(wěn)定可靠，滿足低于13 W的采集節(jié)點(diǎn)供電要求，提高了模擬器信號采集系統(tǒng)的通用性和標(biāo)準(zhǔn)化程度，避免了以往數(shù)據(jù)采集節(jié)點(diǎn)單獨(dú)繁瑣的電源設(shè)計(jì)。 Abstract: Aiming at the complexity of large avion simulation and controlling，the simulator cabin distribute data collecting and control system was designed. This system is the application of RCM5700 on Ethernet. Based on this system，PoE technique that makes Ethernet can also provide power were expounded with emphasis and included FAUX design the PoE resolution was realized. To achieve the requirement of this system，LM5073 and LM5576 were used to DC-DC switch. From the data of experiment，the design filled the requirement of power-need of node whose power was lower than 13W. The application of the technique can advance the degree of simulation data collections currency and standardization and avoid designing additional power system.
標(biāo)簽： 以太網(wǎng) 分布式 數(shù)據(jù)采集 控制系統(tǒng)
上傳時(shí)間： 2013-11-09
上傳用戶：xyipie
解壓密碼：www.elecfans.com 隨著微電子技術(shù)的迅速發(fā)展以及集成電路規(guī)模不斷提高，對電路性能的設(shè)計(jì) 要求越來越嚴(yán)格，這勢必對用于大規(guī)模集成電路設(shè)計(jì)的EDA 工具提出越來越高的 要求。自1972 年美國加利福尼亞大學(xué)柏克萊分校電機(jī)工程和計(jì)算機(jī)科學(xué)系開發(fā) 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來，為適應(yīng)現(xiàn)代微電子工業(yè)的發(fā)展，各種用于集成電路設(shè)計(jì)的 電路模擬分析工具不斷涌現(xiàn)。HSPICE 是Meta-Software 公司為集成電路設(shè)計(jì)中 的穩(wěn)態(tài)分析，瞬態(tài)分析和頻域分析等電路性能的模擬分析而開發(fā)的一個(gè)商業(yè)化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎(chǔ)上，又加入了一些新的功能，經(jīng) 過不斷的改進(jìn)，目前已被許多公司、大學(xué)和研究開發(fā)機(jī)構(gòu)廣泛應(yīng)用。HSPICE 可 與許多主要的EDA 設(shè)計(jì)工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對集成電路性能的電路仿真和設(shè)計(jì)結(jié)果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內(nèi)對電路作精確的仿真、分析和優(yōu)化。在實(shí)際應(yīng)用中， HSPICE能提供關(guān)鍵性的電路模擬和設(shè)計(jì)方案，并且應(yīng)用HSPICE進(jìn)行電路模擬時(shí)， 其電路規(guī)模僅取決于用戶計(jì)算機(jī)的實(shí)際存儲(chǔ)器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
標(biāo)簽： download hspice 2007
上傳時(shí)間： 2013-11-10
上傳用戶：123312
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
