6713emiftofpgatopci,這個是完整的一套從6713的emif到fpga的雙口ram，然后主機通過9054到雙口ram，交換數(shù)據(jù)完成
標簽： 6713 emif fpga ram
上傳時間： 2013-08-18
上傳用戶：13215175592
針對嵌入式系統(tǒng)的底層網(wǎng)絡接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡接入\r\n
標簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳用戶：青春給了作業(yè)95
基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)\r\n
標簽： Verilog FPGA HDL 交通燈
上傳用戶：BOBOniu
FPGA的經(jīng)典講義，很值得，電賽的培訓資料
標簽： FPGA 講義
上傳用戶：lacsx
USB在FPGA上的實現(xiàn)，包括源碼測試平臺，測試向量，很實用。
標簽： FPGA USB
上傳用戶：guojin_0704
有關FPGA芯片的管腳的封裝的一些資料。
標簽： FPGA 芯片 管腳 封裝
上傳用戶：dljwq
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設計參考
標簽： FPGA CPLD 開發(fā)板 原理圖
上傳用戶：shanml
CRC校驗碼并行計算的FPGA實現(xiàn),PDF打開
標簽： FPGA CRC 校驗碼
上傳用戶：vmznxbc
基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
FPGA/CPLD 初級教程 適合與初學者
標簽： FPGA CPLD 教程 與初學者
上傳用戶：sjy1991
蟲蟲下載站版權所有 京ICP備2021023401號-1
