研究了一種利用corid 算法的矢量及旋轉模式對載波同步中相位偏移進行估計并校正的方法.設計并實現了基于corid 算法的數字鎖相環.通過仿真驗證了設計的有效性和高效性.
標簽： 載波同步 設計方案 鎖相環
上傳時間： 2013-11-21
上傳用戶：吾學吾舞
采用微波仿真軟件AWR對電路結構進行了優化和仿真,結果顯示,在5～12 GHz頻帶內,復合晶體管結構的輸出阻抗值更穩定,帶寬得到有效擴展,最高增益達到11 dB,帶內波動<0.5 dB,在9 GHz工作頻率時,其1 dB壓縮點處的輸出功率為26 dBm。
標簽： GHz 12 復合管 功率
上傳時間： 2013-11-04
上傳用戶：marten
設計一種壓控電壓源型二階有源低通濾波電路,并利用Multisim10仿真軟件對電路的頻率特性、特征參量等進行了仿真分析,仿真結果與理論設計一致,為有源濾波器的電路設計提供了EDA手段和依據。
標簽： 二階 有源低通濾波 電路分析
上傳時間： 2013-11-12
上傳用戶：名爵少年
文中在闡釋電磁干擾及電磁兼容性的基礎上,結合工程實踐,分析了處于強電磁環境中的節目傳輸調度系統干擾信號的耦合路徑,就抑制系統內外的電磁干擾、改善和提高系統的電磁兼容性指標的措施進行了論證。
標簽： 傳輸 調度系統 電磁兼容性
上傳時間： 2014-01-13
上傳用戶：summery
基于遺傳算法的組合邏輯電路的自動設計，依據給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設計了遺傳算法的各個模塊，實現了基于FPGA的遺傳算法。
標簽： FPGA 算法 電路設計 組合邏輯
上傳時間： 2014-01-08
上傳用戶：909000580
以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數據采集系統的構成和設計要點，著重分析了采集系統的關鍵部分高速ADC（analog to digital，模數轉換器）的設計、系統采樣時鐘設計、模數混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數據傳輸和處理軟件設計。在實現了系統硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數據進行處理的結果，表明系統實現了數據的實時采集存儲功能。
標簽： Gsps 高速數據 采集系統
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
電子發燒友網為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認識。
標簽： 75M QD 75 定位模塊
上傳時間： 2013-10-22
上傳用戶：stvnash
直接數據頻率合成器(DDS)因能產生頻率捷變且殘留相位噪聲性能卓越而著稱。另外，多數用戶都很清楚DDS輸出頻譜中存在的雜散噪聲，比如相位截斷雜散以及與相位-幅度轉換過程相關的雜散等。此類雜散是實際DDS設計中的有限相位和幅度分辨率造成的結果。
標簽： 雜散噪聲
上傳時間： 2013-11-18
上傳用戶：shfanqiwei
通常以為TTL門的速度高于“CMOS門電路。影響TTL門電路工作速度的主要因素是電路內部管子的開關特性、電路結構及內部的各電阻數值。電阻數值越大，作速度越低。管子的開關時間越長，門的工作速度越低。門的速度主要體現在輸出波形相對于輸入波形上有“傳輸延時”tpd。將tpd與空載功耗P的乘積稱“速度-功耗積”，做為器件性能的一個重要指標，其值越小，表明器件的性能越 好（一般約為幾十皮（10-12）焦耳）。與TTL門電路的情況不同，影響CMOS電路工作速度的主要因素在于電路的外部，即負載電容CL。CL是主要影響器件工作速度的原因。由CL所決定的影響CMOS門的傳輸延時約為幾十納秒。
標簽： CMOS TTL 電路
上傳時間： 2013-11-22
上傳用戶：DE2542
直接數字式頻率合成器（DDS）—DDS同DSP（數字信號處理）一樣，也是一項關鍵的數字化技術。與傳統的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉換時間等優點。
標簽： 時鐘 數字頻率合成器
上傳時間： 2013-10-21
上傳用戶：ccclll
蟲蟲下載站版權所有 京ICP備2021023401號-1
