stdString類,功能類似于CString確實std::string實現.
標簽： stdString CString string std
上傳時間： 2017-05-19
上傳用戶：gmh1314
IEEE std 754 的格式說明和算法的C語言實現
上傳時間： 2013-12-26
上傳用戶：561596
PMAC std BOTTOM BOARD JUMPER DESCRIPTIONS
標簽： DESCRIPTIONS BOTTOM JUMPER BOARD
上傳時間： 2017-07-31
上傳用戶：363186
illustrate using std and stl libriry
標簽： illustrate libriry using and
上傳時間： 2014-01-04
上傳用戶：xiaoxiang
STM32驅動庫分享，包括std庫和HAL庫STM32驅動庫分享，包括std庫和HAL庫
標簽： stm32
上傳時間： 2021-11-03
上傳用戶：
簡要介紹本文件的目的是，針對潮濕、再流焊和工藝敏感器件，向生產商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會導致合格率和可靠性的降低。一旦正確執行IPC/JEDEC J-std-033D，這些工藝可以提供從密封時間算起12個月的最短保質期。由IPC和JEDEC開發。一般的IC封裝零件都需要根據MSL標準管控零件暴露於環境濕度的時間，以確保零件不會因為過度吸濕在過回焊爐時發生popcom(爆裂)或delamination(分層)的后果，不同的零件封裝會產生不同的MSL等級，當濕氣進入零件越多，零件因溫度而膨脹剝離的風險就越高，基本上濕度敏感的零件在出廠前都會經過一定時間及溫度的烘烤，然后連同乾燥劑(desiccant)一起加入真空包裝中來達到最低的濕氣入侵可能。本文件的目的是，針對潮濕/再流焊敏感表面貼裝器件，向生產商和用戶提供標準的操作、包裝、運輸及使用方法。所提供的這些方法可避免由于吸收濕氣和暴露在再流焊溫度下造成的封裝損傷，這些損傷會導致合格率和可靠性的降低。一旦正確執行，這些工藝可以提供從密封時間算起12個月的最短保質期。由IPC和JEDEC開發。
標簽： ipc j-std-033d
上傳時間： 2022-06-26
上傳用戶：
電子元器件抗ESD技術講義:引 言 4 第1 章 電子元器件抗ESD損傷的基礎知識 5 1.1 靜電和靜電放電的定義和特點 5 1.2 對靜電認識的發展歷史 6 1.3 靜電的產生 6 1.3.1 摩擦產生靜電 7 1.3.2 感應產生靜電 8 1.3.3 靜電荷 8 1.3.4 靜電勢 8 1.3.5 影響靜電產生和大小的因素 9 1.4 靜電的來源 10 1.4.1 人體靜電 10 1.4.2 儀器和設備的靜電 11 1.4.3 器件本身的靜電 11 1.4.4 其它靜電來源 12 1.5 靜電放電的三種模式 12 1.5.1 帶電人體的放電模式(HBM) 12 1.5.2 帶電機器的放電模式（MM） 13 1.5.3 充電器件的放電模型 13 1.6 靜電放電失效 15 1.6.1 失效模式 15 1.6.2 失效機理 15 第2章 制造過程的防靜電損傷技術 2.1 靜電防護的作用和意義 2.1.1 多數電子元器件是靜電敏感器件 2.1.2 靜電對電子行業造成的損失很大 2.1.3 國內外企業的狀況 2.2 靜電對電子產品的損害 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點 2.2.3 可能產生靜電損害的制造過程 2.3 靜電防護的目的和總的原則 2.3.1 目的和原則 2.3.2 基本思路和技術途徑 2.4 靜電防護材料 2.4.1 與靜電防護材料有關的基本概念 2.4.2 靜電防護材料的主要參數 2.5 靜電防護器材 2.5.1 防靜電材料的制品 2.5.2 靜電消除器（消電器、電中和器或離子平衡器） 2.6 靜電防護的具體措施 2.6.1 建立靜電安全工作區 2.6.2 包裝、運送和存儲工程的防靜電措施 2.6.3 靜電檢測 2.6.4 靜電防護的管理工作 第3章 抗靜電檢測及分析技術 3.1 抗靜電檢測的作用和意義 3.2 靜電放電的標準波形 3.3 抗ESD檢測標準 3.3.1 電子元器件靜電放電靈敏度（ESDS）檢測及分類的常用標準 3.3.2 標準試驗方法的主要內容（以MIL-std-883E 方法3015.7為例） 3.4 實際ESD檢測的結果統計及分析 3.4.1 試驗條件 3.4.2 ESD評價試驗結果分析 3.5 關于ESD檢測中經常遇到的一些問題 3.6 ESD損傷的失效定位分析技術 3.6.1 端口I－V特性檢測 3.6.2 光學顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5 光輻射顯微分析技術 3.6.6 分層剝離技術 3.6.7 小結 3.7 ESD和EOS的判別方法討論 3.7.1 概念 3.7.2 ESD和EOS對器件損傷的分析判別方法 第4 章 電子元器件抗ESD設計技術 4.1 元器件抗ESD設計基礎 4.1.1抗ESD過電流熱失效設計基礎 4.1.2抗場感應ESD失效設計基礎 4.2元器件基本抗ESD保護電路 4.2.1基本抗靜電保護電路 4.2.2對抗靜電保護電路的基本要求 4.2.3 混合電路抗靜電保護電路的考慮 4.2.4防靜電保護元器件 4.3 CMOS電路ESD失效模式和機理 4.4 CMOS電路ESD可靠性設計策略 4.4.1 設計保護電路轉移ESD大電流。 4.4.2 使輸入/輸出晶體管自身的ESD閾值達到最大。 4.5 CMOS電路基本ESD保護電路的設計 4.5.1 基本ESD保護電路單元 4.5.2 CMOS電路基本ESD保護電路 4.5.3 ESD設計的輔助工具－TLP測試 4.5.4 CMOS電路ESD保護設計方法 4.5.5 CMOS電路ESD保護電路示例 4.6 工藝控制和管理
上傳時間： 2013-07-13
上傳用戶：2404
隨著環境污染和能源短缺問題的日趨嚴重，尋找一種儲備大、無污染的新能源已經上升到世界各國的議事日程。太陽能作為當今最理想環保的能源之一，已經得到了人類越來越廣泛的應用。本文以光伏（Photovoltaic—PV）并網發電系統為研究對象，以最大限度利用太陽能、無污染回饋電網為主要目標，開展了光伏并網發電系統的理論研究和仿真，具有重要的現實意義。光伏并網逆變器是光伏并網發電系統中必不可少的設備之一，其效率的高低、可靠性的好壞將直接影響整個光伏發電系統的性能和投資。本文主要研究適用于并網型光伏發電系統的逆變器。 本文以一個完整的光伏并網發電系統為研究對象，重點對單相光伏并網系統進行了全面的分析，并從并網系統的主電路拓撲、控制策略、孤島效應以及系統的可靠性分析幾個方面做了詳細的分析和仿真實驗。 首先，介紹了國內外光伏并網發電產業的現狀，并對光伏并網發電系統的組成結構、優缺點、發展趨勢及光伏并網發電系統對逆變器的要求做了簡單介紹，對光伏并網發電系統建立了總體認識。 其次，討論研究了逆變器主電路的拓撲形式，并根據實際情況，選擇了無變壓器的兩級結構，即前級DC/DC變換器和后級DC/AC逆變器，兩部分通過DClink連接。前級的DC/DC模塊采用Boost拓撲結構，后級的DC/AC逆變器采用逆變全橋實現逆變，向電網輸送功率。討論確定了逆變器輸出電流的控制方式，并最終確定了光伏并網發電系統的總體方案。高性能的數字信號處理器芯片（Digital Signal Processor—DSP）的出現，使得一些先進的控制策略應用于光伏并網的控制成為可能。本文以TI公司的數字信號處理器芯片TMS320F2812為核心，設計了控制電路并給出了驅動電路、保護電路的設計以及系統的電磁兼容設計思想。應用MATLAB/Simulink中的工具箱搭建了整個電路模型，進行了仿真實驗研究。 再次，我們已經知道孤島效應問題關系到光伏并網發電系統的安全問題。本文分析了孤島效應產生的原因、對電網的危害和目前各種常用的被動和主動及外部孤島效應的檢測方法。根據本文涉及的光伏并網發電系統的特點，采用了電壓前饋正反饋檢測孤島的方法，然后詳細介紹了該方法的原理和實現過程， 并給出了逆變器的反孤島效應模型和仿真實驗結果。仿真結果證明，該方法是可行的，并且達到了IEEE std．2000—929標準的規定。 光伏系統的可靠性研究對整個系統的經濟運行乃至投資決策產生了重要影響。本論文以光伏并網發電系統的基本組成為線索，對各部分進行可靠性分析，對滿足一定可靠性水平的光伏并網發電系統進行分析，從而對其的推廣使用起到了理論指導作用。 關鍵詞：光伏并網發電系統；逆變器；孤島效應；DSP；可靠性分析
上傳時間： 2013-04-24
上傳用戶：daoxiang126
本論文在詳細研究MIL-std-1553B數據總線協議以及參考國外芯片設計的基礎上，結合目前新興的EDA技術和大規模可編程技術，提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出了總線接口的總體設計方案，考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后，重點介紹了基于FPGA的BC、RT、MT三種類型終端設計，最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用，對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發自收驗證，加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。
上傳時間： 2013-06-04
上傳用戶：ayfeixiao
隨著我國國防現代化建設進程的不斷深化，MIL-std-1553B標準總線已經廣泛應用于各種軍事應用領域。MIL-std-1553B標準總線是我國上世紀八十年代引進的一種現代化通訊總線，國內稱為GJB289A-97。該總線技術以其高穩定性和使用靈活等特點成為現代航空電子綜合系統所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統整體性能的一個關鍵因素。目前國內關于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩定性好以及接口方便等優點。 基于以上考慮，論文中提出了以DSP+FPGA為平臺實現MIL-std-1553B總線的收發控制，通過收發控制器和變壓器實現MIL-std-1553B總線的電氣連接。根據項目需求，設計分為硬件和軟件兩部分完成。在對MIL-std-1553B總線協議進行詳細研究后提出了總體設計方案原理圖。再根據方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現在FPGA中，使其能夠完成1553B數據碼的接受、發送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現總體控制和通訊的調度等功能。 該方案經過實際參與1553B總線通訊系統驗證實驗，證明各項技術指標均達到預定的目標，可以投入實際應用。
上傳時間： 2013-04-24
上傳用戶：671145514
