該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
stc12c5a60s2系列仿真器使用說明書
上傳時間： 2013-06-28
上傳用戶：徐孺
在利益的驅(qū)使下，超限運輸在世界各地已成為了普遍現(xiàn)象。這給國家?guī)砹酥T多經(jīng)濟和社會問題。實踐證明動態(tài)稱重系統(tǒng)（WIM）能有效地抑制超限運輸，但同時也存在部分問題，這些問題的解決有賴于國家相關法規(guī)的出臺，也有賴于關鍵測量設備（WIM系統(tǒng)）性能的提高。 由于應變式稱重傳感器容易受到各種環(huán)境干擾，對環(huán)境適應性差，課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器，它具有很強的抗干擾性，利于提高系統(tǒng)測量精度。使用光纖傳感器的關鍵是波長解調(diào)技術，本文在比較了幾種常見解調(diào)技術的前提下，結(jié)合課題的實際情況選用了基于F-P腔可調(diào)諧濾波解調(diào)方法，文章在分析該解調(diào)方法原理的基礎上，設計了解調(diào)器中的各個硬件電路模塊；此外，為了提高數(shù)據(jù)采集、傳輸?shù)男?，文章還對數(shù)據(jù)緩沖電路進行了設計，在電路中引入了換體存儲及DMA傳輸技術。 鑒于動態(tài)稱重信號為短歷程信號并且包含各種各樣的噪聲，稱重算法的研究也是本課題要解決的重要內(nèi)容。本文在分析了稱臺振動及已有先驗知識的基礎上，將小波分析、LM非線性擬合算法及殘差分析相結(jié)合應用在動態(tài)稱重系統(tǒng)中，為了驗證算法的有效性，利用MATLAB對實測數(shù)據(jù)進行了仿真分析，結(jié)果表明該算法能夠提高測量精度。 提高動態(tài)稱重系統(tǒng)性能指標的另一方面是提高系統(tǒng)運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺，處理器時鐘可高達400MHz；軟件上采用了多用戶、多任務的Linux操作系統(tǒng)平臺。文章對操作系統(tǒng)linux2.6進行了合適的配置，成功地將它移植到了課題的ARM平臺上，并且在此操作系統(tǒng)上設計了基于MiniGUI的人機交互界面及波長解調(diào)和數(shù)據(jù)緩沖電路的驅(qū)動程序。
標簽： ARM 光纖傳感技術 動態(tài)稱重 系統(tǒng)研究
上傳時間： 2013-07-26
上傳用戶：neibuzhuzu
easy，51pro，3.0編程器在2.0的基礎上增加了更多的芯片器件
上傳時間： 2013-07-25
上傳用戶：qazwsc
本文介紹了DTMF 解碼芯片MT8870 的功能和特點，給出了在解碼器中與89C51 單片機的接口電路，說明了解碼器的工作原理抗干擾措施。關鍵詞：單片機抗干擾 DTMF 解碼監(jiān)控
上傳時間： 2013-05-17
上傳用戶：tuilp1a
高速光電隔離器6N137應用，高頻PWM輸出隔離器件
上傳時間： 2013-04-24
上傳用戶：907070592
無線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來移動通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網(wǎng)具有移動性好、成本低和不會出現(xiàn)線纜故障等特點.該文對無線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實現(xiàn)技術進行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設計實現(xiàn)了物理層基帶處理的關鍵模塊,為今后形成具有自主知識產(chǎn)權(quán)的IP核奠定了基礎.該文研究內(nèi)容得到了天津市信息化辦公室"寬帶無線局域網(wǎng)關鍵技術研究"項目經(jīng)費的支持.該文在對IEEE 802.11a協(xié)議深入研究的基礎上,提出了物理層的實現(xiàn)方案和功能模塊劃分.重點研究了實現(xiàn)基帶處理的關鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設計中,
上傳時間： 2013-06-19
上傳用戶：xinzhch
并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器
標簽： 并網(wǎng)逆變器
上傳時間： 2013-04-24
上傳用戶：jyycc
漢字ASCII碼-Unicode碼轉(zhuǎn)化器（轉(zhuǎn)換工具）
標簽： Unicode ASCII 漢字 轉(zhuǎn)化器
上傳時間： 2013-07-16
上傳用戶：hustfanenze
隨著糾錯編碼理論研究的不斷深入，糾錯碼的實際應用越來越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長度最佳碼，編、譯碼器易于實現(xiàn)，且具有較強的糾錯能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現(xiàn)問題。 首先介紹了IEEE 802.11無線局域網(wǎng)標準及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設計方法，接著通過對(2,1,7)卷積碼特點的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點，采取一系列的改進措施，基于FPGA實現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結(jié)構(gòu)、改進的SMDO方法、雙重交織策略，使得在同樣時鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試，并對測試結(jié)果作了簡單分析。
上傳時間： 2013-05-25
上傳用戶：00.00
