-
多徑干擾信號是導(dǎo)航接收機測量過程中遇到的主要誤差源之一。針對Galileo系統(tǒng)以及GPS現(xiàn)代化過程中擬使用的BOC調(diào)制信號，研究了基于strobe相關(guān)的BOC信號跟蹤過程中的多徑抑制方法。分析了多徑效應(yīng)對碼跟蹤精度的影響，從鑒相函數(shù)入手，提出了一種新的En-strobe相關(guān)法。運用窄相關(guān)法、strobe相關(guān)法和En-strobe相關(guān)法對BOC（1，1）信號和CBOC（6，1，1/11）信號進(jìn)行多徑抑制性能分析。仿真結(jié)果表明En-strobe相關(guān)法在中短延遲的情況下能夠很好的抑制多徑誤差，且性能優(yōu)于窄相關(guān)法和strobe相關(guān)法。
標(biāo)簽：
strobe
BOC
信號
多徑
上傳時間：
2013-10-25
上傳用戶：腳趾頭
-
A simple C program to strobe the LEDsvia Port D. The strobe rate is to be set by adjusting the voltage drop over a potentiometer that is sampled by an ADC.
標(biāo)簽：
strobe
D.
adjusting
the
上傳時間：
2014-01-09
上傳用戶：lifangyuan12
-
An assembly to strobe the LEDsvia Port D. The strobe rate is to be set by adjusting the voltage drop over a potentiometer that is sampled by an ADC
標(biāo)簽：
strobe
D.
adjusting
the
上傳時間：
2015-03-21
上傳用戶：13681659100
-
介紹一種以MSP430單片機為基礎(chǔ)的智能頻率測量系統(tǒng)，采用硬件邏輯與軟件指令相結(jié)合的方式控制閘門，實現(xiàn)0 MHz~10 MHz范圍內(nèi)無檔切換的等精度測量。
Abstract:
An intelligent frequency measurement system based on MSP430 singlechip is introduced. The system uses a way that can combine hardware logic and software instructions to contronl the strobe ,and completes the functions of equal precision in the range of 0MHz~10MHz without shifting
標(biāo)簽：
MSP
430
頻率測量
上傳時間：
2013-10-28
上傳用戶：dbs012280
-
cd4094驅(qū)動程序，驅(qū)動1位共陰極數(shù)碼管，pic12c508a作為控制器，gp0-gp2分別為data,clk,strobe.
標(biāo)簽：
4094
cd
驅(qū)動程序
上傳時間：
2015-04-02
上傳用戶：gaojiao1999
-
站長:我所上傳的是FX2開發(fā)板的相關(guān)程序及驅(qū)動,絕對是有市場的,FX2開發(fā)板在市上賣到800-500元,有了這些程序,就可以自己設(shè)計了,不用發(fā)錢買了.
The purpose of this code is to demonstrate how to utilize EZUSB FX2 PORTC strobe FEATURE.
標(biāo)簽：
purpose
this
FX2
800
上傳時間：
2013-12-30
上傳用戶：ynwbosss
-
FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習(xí)了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內(nèi)部產(chǎn)生的數(shù)據(jù)，本實驗將彩條替換為 SD 內(nèi)的 BMP 圖片數(shù)據(jù)，但是 SD 卡讀取速度遠(yuǎn)遠(yuǎn)不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標(biāo)簽：
fpga
上傳時間：
2021-10-27
上傳用戶：
-
FPGA讀取OV5640攝像頭數(shù)據(jù)并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，F(xiàn)PGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
標(biāo)簽：
fpga
ov5640
攝像頭
上傳時間：
2021-12-18
上傳用戶：
-
基于FPGA設(shè)計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數(shù)據(jù)寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
標(biāo)簽：
fpga
sdram
verilog
quartus
上傳時間：
2021-12-18
上傳用戶：
-
1.1系統(tǒng)設(shè)計說明本設(shè)計使用普通10口模擬標(biāo)準(zhǔn)SPI總線，實現(xiàn)SPMC65P2404A的多機通信。SPI（Serial Peripheral Interface）總線系統(tǒng)是一種同步串行外設(shè)接口，它使用4條線：串行時鐘線（SCK）、數(shù)據(jù)輸出線、輸入線和片選線（SS），支持同步全雙工通信方式。在本設(shè)計中，用1號從機采集按鍵，2號從機通過一個撥碼開關(guān)控制一個計數(shù)器進(jìn)行計數(shù)，從機獲得的鍵值和計數(shù)值將送主機，主機用4個數(shù)碼管顯示。主機顯示的形式為：從機號+鍵值（或計數(shù)值）.1.2系統(tǒng)框圖1.3通信時序SPI采用同步全雙工通信方式，時鐘信號SCK由主機產(chǎn)生。主從機的通信時序圖分別如圖1-2和圖1-3所示：當(dāng)待發(fā)送數(shù)據(jù)寫入發(fā)送緩沖器后，便啟動數(shù)據(jù)發(fā)送，數(shù)據(jù)接收和發(fā)送以字節(jié)為單位。時序圖中，Sample strobe為輸入數(shù)據(jù)采樣點，例如從機在SCK的上升沿對輸入數(shù)據(jù)進(jìn)行采樣接收，主機在SCK的下降沿對輸入數(shù)據(jù)進(jìn)行采樣接收。SPIF是發(fā)送或接收完一字節(jié)數(shù)據(jù)后產(chǎn)生的標(biāo)志，主機或從機傳輸完一字節(jié)的數(shù)據(jù)后該標(biāo)志被置為1，可以用于主程序查詢或產(chǎn)生SPI中斷，在中斷服務(wù)程序中或查詢程序之后需將該標(biāo)志寫0，以清除該標(biāo)志位。ss為從機的片選線，當(dāng)SS-0時，該從機有效，接收主機發(fā)送的命令；當(dāng)SS-1時，該從機的輸出端（SDO）處于懸浮狀態(tài)。
標(biāo)簽：
io模擬
spi總線
上傳時間：
2022-06-19
上傳用戶：wangshoupeng199
