windows mobile 2005 上可以運行的資產管理系統，用csharp開發，采用數據半同步方式進行數據同步，可部署在symbol 50m系統上，也可部署在普通windows mobile系統上
上傳時間： 2013-12-30
上傳用戶：二驅蚊器
OFDM digital modulation for wireless communications systems. multilevel quadrature modulation with constellation with m symbol
標簽： modulation communications multilevel quadrature
上傳時間： 2017-05-11
上傳用戶：天誠24
) Compression using huffman code -with a number of bits k per code word -provide huffman table Huffman coding is optimal for a symbol-by-symbol coding with a known input probability distribution.This technique uses a variable-length code table for encoding a source symbol. The table is derived in a particular way based on the estimated probability of occurrence for each possible value of the source symbol .Huffman coding uses a specific method for representing each symbol, resulting in a prefix code that expresses the most common characters using shorter strings of bits than those used for less common source symbols.The Huffman coding is a procedure to generate a binary code tree.
標簽： code Compression huffman provide
上傳時間： 2017-05-30
上傳用戶：yuchunhai1990
This work titled A Digital Phase Locked Loop based Signal and symbol Recovery System for Wireless Channel is intended to serve as a document covering funda- mental concepts and application details related to the design of digital phase locked loop (DPLL) and its importance in wireless communication. It documents some of the work done during the last few years covering rudimentary design issues, complex implementations, and fixing configuration for a range of wireless propa- gation conditions.
上傳時間： 2020-05-27
上傳用戶：shancjb
對于復雜FPGA系統設計，尤其是多片FPGA設計，涉及IO分配，布局規劃，利用FSP可高效快速完成，較少來回Swap Pins提供效率。FSP 工具是 cadence 公司為了 FPGA/PCB 協同設計而推出的一個解決方案工具包。它的主 要工作是由軟件來自動生成、優化 FPGA 芯片的管腳分配，提高 FPGA/PCB 設計的工作效率和連 通性。FSP 完成兩頃重要工作：一、可以自動生成 FPGA 芯片的原理圖符號（symbol）；二、自 動生成、優化和更改 FPGA 器件相關部分的原理圖。一個復雜的 FPGA/PCB 的設計，能節約原理 圖設計工作 50%-90%的時間，并能節約大量 PCB 設計階段 FPGA 管腳交換耗費的時間。
標簽： FSP FPGA Cadence Allegro
上傳時間： 2022-06-23
上傳用戶：
<h2>原理圖schematic </h2><h3>元件<h3>LTSpice提供了nmos（pmos）和nmos4（pmos4）兩種nmos（pmos）。其中nmos（pmos）表示襯底（B）和源極（S）相連。mos和mos4能調整的屬性不同，如圖：本例中要設置mos管的W-0.18u，L=0.18u，選用nmos4和pmos4.<h3>布線<h3>如圖1，其中，mos管Gate靠近的那一極好像是 Source，所以PMOS要ctrl+R，ctrl+R，Ctr+.2，注意加電路名稱，功能（如果需要），參數設定。<h2>封裝<h2>電路設計采用層次化的方式，為了上層電路的調用，往往把底層的電路做好后進行封裝，其實進行封裝不僅有利于上層電路調用，還有利于測試。建一個New symbol，該symbol里的pin的名稱必須和封裝電路中的一樣。ctrl + A（Attribute Editor中symbol Type選Block，其他都保持不填。與.asc文件放入同一文件夾。注意：令.asy和.asc文件命名相同，并放在一個文件夾下即可，不需特別關聯。
上傳時間： 2022-06-27
上傳用戶：1208020161
全文將用一個貫穿始終的例子來說明如何繪制版圖。這個例子繪制的是一個最簡單的非門的版圖。S2-1建立版圖文件使用library manager.首先，建立一個新的庫myLib，關于建立庫的步驟，在前文介紹cdsSpice時已經說得很清楚了，就不再贅述。與前面有些不同的地方是：由于我們要建立的是一個版圖文件，因此我們在technology file選項中必須選擇compile a new tech file，或是attach to an exsiting tech file。這里由于我們要新建一個tech file，因此選擇前者。這時會彈出load tech file的對話框，如圖2-1-1所示。在ASCII Technology File中填入csmclo0.tf即可。接著就可以建立名為inv的cel了。為了完備起見，讀者可以先建立inv的schematic view和symbol view（具體步驟前面已經介紹，其中pmos長6u，寬為0.6u。nmos長為3u，寬為0.6u。model仍然選擇hj3p和hj3n）。然后建立其layout view，其步驟為：在tool中選擇virtuoso-layout，然后點擊ok。
上傳時間： 2022-07-20
上傳用戶：
