奇米4444一区二区三区,国模私拍一区二区国模曼安,一区二区成人av

system-on-Chip

基于FPGA的調制解調器的研究和設計.rar

當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。

標簽： FPGA 調制解調器

上傳時間： 2013-06-24

上傳用戶：liuchee
基于ARM嵌入式平臺的X86譯碼SoC架構設計.pdf

SoC(System On a Chip)又稱為片上系統，是指將微處理器、模擬IP核、數字IP核和存儲器（或片外存儲器接口）集成在單一芯片上。SoC產品不斷朝著體積小、功能強的方向發展，芯片內部整合越來越多的功能。ARM架構作為嵌入式系統流行的應用，其應用的擴展面臨軟件擴充的問題，而X86平臺上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺，則可以在一定程度上解決軟件擴充的問題。本論文針對X86指令在ARM中兼容的應用，以智能手機的應用為例，提出了基于ARM嵌入式平臺，使用X86指令到ARM指令的二進制翻譯模塊，達到對X86指令的兼容。主要研究ARM公司的片上總線系統——AMBA AHB和AMBA APB片上總線標準。對Multi-layer總線結構進行研究，分析了Multi-layer AHB系統中使用的Bus Matrix模塊的結構，從Bus Matrix模塊的內部矩陣結構和系統架構兩方面針對系統的特點作出優化。最后介紹了論文采用的事物級模型與Verilog HDL協同仿真的方法和系統的控制過程，通過仿真結果的比較，驗證了利用二進制翻譯模塊實現X86指令執行的可行性和優化后的架構較適合于X86翻譯系統的應用。

標簽： ARM X86 SoC

上傳時間： 2013-06-28

上傳用戶：釣鰲牧馬
基于FPGA的π4-DQPSK全數字中頻發射機和接收機的實現

本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。

標簽： DQPSK FPGA 全數字中頻

上傳時間： 2013-07-18

上傳用戶：saharawalker
紅外動目標識別跟蹤系統DSPFPGA硬件設計與實現

視頻目標識別與跟蹤技術是當今世界重要的研究課題,它涉及圖像處理、自動控制、計算機應用等學科,該文主要論述該項目的具體實現及相關理論分析,重點在于該系統的硬件模塊實現及分析.該系統的硬件模塊是典型的高速數字電路,這也是當今世界電路設計的一大熱點.同時,該系統的硬件模塊不同于傳統的模擬、數字電路.嚴格的說它是基于可編程芯片的系統(System On Programmable Chip).它與傳統電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應的軟件結合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實現相應的功能.換言之,該硬件模塊通過換用其他軟件,可以實現其他功能.所以從這個意義上講,我們也可以將其稱為基于可編程芯片的通用平臺系統(General System On Programmable Chip).此外,該文還對該系統進行了嘗試性的層狀結構描述,這種描述同樣適用于其它IT目的或電子系統.

標簽： DSPFPGA 紅外目標識別硬件設計

上傳時間： 2013-04-24

上傳用戶：yumiaoxia
基于FPGA的8位增強型CPU設計與驗證

隨著信息技術的發展，系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現，對SoC設計作了初步研究。在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期，執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現有單片機進行升級和擴展。本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。

標簽： FPGA CPU 8位增強型

上傳時間： 2013-04-24

上傳用戶：jlyaccounts
基于FPGA的指紋識別模塊設計

隨著 EDA 技術及微電子技術的飛速發展，現場可編程門陣列(Field Programmable Gate Array，簡稱 FPGA)的性能有了大幅度的提高，FPGA的設計水平也達到了一個新的高度。基于FPGA的嵌入式系統設計為現代電子產品設計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統便是把嵌入式系統應用在FPGA上的典型例子，本文設計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設計。通過IP核技術和靈活的軟硬件編程，實現Nios Ⅱ對FPGA外圍器件的控制，并對指紋處理算法進行了改進，研究了指紋識別算法到Nios Ⅱ系統的移植。本文首先闡述了指紋識別模塊的SOPC設計方案，然后是對模塊的詳細設計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設計，包括 FPGA 內部的Nios Ⅱ系統硬件設計和 FPGA 外圍電路設計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構建成NiosⅡ硬件系統，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設計，給出了設計方法和電路連接圖。在軟件方面，包括下面兩個內容：完成 FPGA 外圍器件程序設計，實現對外圍器件的操作。深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進行了分析，提出了指紋圖像增強改進算法和匹配改進算法，通過試驗，改進后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統的實現。

標簽： FPGA 指紋識別模塊設計

上傳時間： 2013-06-12

上傳用戶：yx007699
基于FPGA的調制解調器

當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。

標簽： FPGA 調制解調器

上傳時間： 2013-05-28

上傳用戶：koulian
視頻圖像處理系統的研究

視頻圖像處理的應用越來越廣泛，各種處理算法也日趨成熟，相關的硬件技術不斷地推陳出新。視頻圖像處理系統的硬件實現一般來說有三種方式：數字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現場可編程邏輯門陣列(Field Programmable Gate Array)以及相關電路組成。最近幾年，隨著電子設計自動化(Electronic Design Automation)技術的迅速發展，使得基于FPGA的可編程片上系統(System On a Programmable Chip)逐漸成為嵌入式系統。應用的一種趨勢。特別地，在視頻圖像處理系統設計中，數據量大，要求處理速度快，靈活性高，FPGA有其獨特的優勢。鑒于此，本文對基于FPGA和SOPC技術的視頻圖像處理系統進行了研究。本文介紹了Xilinx公司FPGA的結構和功能特點，以及可編程片上系統的開發工具和片內系統設計流程。根據視頻信號的相關知識，編寫了視頻圖像處理IP核，構建了視頻圖像處理系統。整個系統以FPGA為核心器件，內嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現了對視頻圖像信號的采集、處理、存儲和顯示。本文最后對系統進行了調試。經過實驗驗證，系統能正確和可靠地工作。整個系統的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應用。

標簽： 視頻圖像處理系統

上傳時間： 2013-05-24

上傳用戶：kaka
lpc2478完全使用手冊

NXP Semiconductor designed the LPC2400 microcontrollers around a 16-bit/32-bitARM7TDMI-S CPU core with real-time debug interfaces that include both JTAG andembedded Trace. The LPC2400 microcontrollers have 512 kB of on-chip high-speedFlash memory. This Flash memory includes a special 128-bit wide memory interface andaccelerator architecture that enables the CPU to execute sequential instructions fromFlash memory at the maximum 72 MHz system clock rate. This feature is available onlyon the LPC2000 ARM Microcontroller family of products. The LPC2400 can execute both32-bit ARM and 16-bit Thumb instructions. Support for the two Instruction Sets meansEngineers can choose to optimize their application for either performance or code size atthe sub-routine level. When the core executes instructions in Thumb state it can reducecode size by more than 30 % with only a small loss in performance while executinginstructions in ARM state maximizes core performance.

標簽： 2478 lpc 使用手冊

上傳時間： 2013-11-15

上傳用戶：zouxinwang
CAT28LV64-64Kb CMOS并行EEPROM數據手

The CAT28LV64 is a low voltage, low power, CMOS Parallel EEPROM organized as 8K x 8−bits. It requires a simple interface for in−system programming. On−chip address and data latches, self−timed write cycle with auto−clear and VCC power up/down write protection eliminate additional timing and protection hardware. DATA Polling and Toggle status bit signal the start and end of the self−timed write cycle. Additionally, the CAT28LV64 features hardware and software write protection.

標簽： EEPROM 64 CMOS CAT

上傳時間： 2013-11-16

上傳用戶：浩子GG