In this paper, we describe the development of a rapidly reconfigurable system in which the users’ tacit knowledge and requirements are elicited via a process of Interactive Evolution, finding the image processing parameters to achieve the required goals without any need for specialised knowledge of the machine vision system. We show that the resulting segmentation can be quickly and easily evolved from scratch, and achieves detection rates comparable to those of a hand-tuned system on a hot-rolled steel defect recognition problem.
標簽： reconfigurable development the describe
上傳時間： 2014-01-05
上傳用戶：hopy
The STi7105 uses state of the art process technology to provide an ultra low-cost, fully featured HD AVC decoder IC. It is a highly integrated system-on-chip suitable for STB markets across all networks (cable/satellite/DTT/x- DSL/IP) worldwide
標簽： technology low-cost featured process
上傳時間： 2013-12-22
上傳用戶：時代電子小智
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（86）資源包含以下內(nèi)容：1. 4*4鍵盤掃描程序,程序簡單明了,注釋清晰易懂 !.2. 1、程序目的：AT91SAM7A3的CAN功能驗證與使用指導。 2、功能說明：該程序包括三個常用CAN功能的測試 1）、測試1:將CAN0 Mailbox 0中的數(shù)據(jù)傳到CAN1 Mailbox.3. ISD25120語音電路程序.4. 包含2個文件包 1.基于LPC213X的SD卡SPI口讀寫模塊 2. uCOS-II在LPC2000上的移植代碼.5. cc2420-A True System-on-Chip solution for 2.4 GHz IEEE 802.15.4 / ZigB.6. MSP430FG4619對LCD進行顯示的完整工程源文件包,對MSP430和LCD顯示具有參考價值.7. Matlab_simulink在FPGA設計中的應用.8. vhd語言.9. NiosII的范例.10. apache 安裝教程 apache 安裝教程.11. 凌陽7300 原理圖 凌陽7300 原理圖.12. C51彈片機簡單計算器.13. 循環(huán)日志讀寫,用于嵌入式系統(tǒng)記載日志文件.14. RC500 source code!.15. C++編寫的日歷程序.16. 日歷加判斷第幾周,請輸入一個日期.17. 請輸入一個日期.18. epson mcu 啟動代碼與動畫實現(xiàn).19. 2262 lcm abcdefghijkl.20. 在EASYARM實驗平臺上的數(shù)字/模擬轉換測試代碼.21. EASYARM2200上圖形液晶顯示代碼.22. 基于ARM處理器的SMG240128A驅動程序.23. NiosII下UCOS和移植Linux教程,很難找到的資料.24. NIosII軟處理器快速入門,ALTERA FPGA的NIOSII入門指導.25. SPI 4線接口spec,對硬件和驅動有興趣的朋友可以下載.26. 在VS2005下寫的把SQLCE上的數(shù)據(jù)庫數(shù)據(jù)導出為XML的應用程序.27. 這是一個關于用C語言編程時要在液晶顯示器上顯示漢字時需要用到的漢字字庫。.28. 一個關于交通燈控制實驗的原理圖和程序以及詳細說明.29. 此源代碼是基于UCOSII 以S3c44b0xARM7為主控芯片的系統(tǒng)。可以顯示世界各時區(qū)的時鐘.30. 四軸控制電機驅動的源程序,在編譯環(huán)境中已通過.31. 一個基于ZigBee技術的無線傳感器網(wǎng)絡平臺.32. 5按鍵_SD卡MP3程序.33. ADS下開發(fā)LED的一個簡單例子.34. 一種基于CPLD和PC I總線的視頻采集卡的設計方案.35. arm7最小系統(tǒng)的編程原碼,具有與上位機通訊協(xié)議,能同時控制10個開關量與三個模擬量及三個脈沖量..36. 320*240液晶屏程序.37. ARM7 S3C44B0X開發(fā)板官方原理圖.38. ARM9 S3C2410外接用TFT液晶顯示模塊原理圖.39. VGA的IP核.40. ISP1362的IP核.
上傳時間： 2013-06-08
上傳用戶：eeworm
VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（123）資源包含以下內(nèi)容：1. 研華數(shù)據(jù)采集卡c++ console程序多通道采集數(shù)據(jù)的例子.2. 基于AT89C51的電子秤方案,原理圖,程序.3. FAT32 study report,it s discrips the FAT332 stard , FAT32 學習筆記.4. 基于arm的嵌入式書籍.5. 三菱FX系列PLC密碼解密軟件.不需注冊..6. This guide reviews the rules and syntax of the principle commands that comprise C and its object-ori.7. 紅外遙控大全.8. ADI公司DDS芯片AD9830應用資料.9. ADI公司DDS芯片AD9832應用資料.10. ADI公司DDS芯片AD9833應用資料.11. ADI公司DDS芯片AD9834應用資料.12. PXA27x Processor Family Optimization Guide.13. ti的c2000的spi。有用的著的時候。可以在程序中測試spi口.14. *名稱：LCD12864顯示程序 功能：顯示英文.15. 89c51與ds1302代碼顯示時間的源程序.16. 51實驗板的原理圖！可以作為簡單的起步參考.17. 由于找不到安裝 紅旗需要的文件.18. W3100是WIZnet公司專門為以太網(wǎng)互聯(lián)和嵌入式設備推出的硬件TCP／IP協(xié)議棧芯片.19. 基于狀態(tài)轉換法設計的電機正反轉、調(diào)速PLC源程序.20. s3c4510b的源代碼以及并口JTAG下載調(diào)試程序.21. 介紹了實時嵌入式系統(tǒng)的相關內(nèi)容,對于研究嵌入式很用用..22. 射頻讀寫模塊是采用最新Mifare技術的微型嵌入式非接觸式IC卡讀寫模塊。內(nèi)嵌ISO14443 Type A協(xié)議解釋器,并具有射頻驅動及接收功能,可以簡單實現(xiàn)對MifareOne等卡片的讀寫操作,讀寫.23. AT91SAM7S64開發(fā)板的ADS范例for ATMEL S64-EKAT91SAM7S64-BasicMouseUSB.24. ds18b20的一個完整程序.25. 我的一個交通燈的課程設計.26. mcuzone的AT91RM9200EK底板原理圖Rev2.0.27. 有關I2C設計的資料. 有關I2C設計的資料..28. cmos的教程.29. This designs demonstrates how to use the Ethernet port using a Nios II system on the DE2 board. It s.30. 低頻數(shù)字式相位測量儀.31. 使用C C++ 開發(fā)嵌入系統(tǒng) 詳細實例 很實用.32. 270開發(fā)板串口擴展測試程序,arm9 工控板測試.33. 利用PCB上的走線實現(xiàn)高頻低通濾波器的設計.34. LPC２１３１ 對大家和有幫助的.35. 這是一個AVR單片機的紅外遙控程序.36. 嵌入式實時操作系統(tǒng)psos的系統(tǒng)調(diào)用手冊.37. 題目1：DSB調(diào)制與解調(diào)電路的MATLAB實現(xiàn)及調(diào)制性能分析 題目2：SSB調(diào)制與解調(diào)電路的MATLAB實現(xiàn)及調(diào)制性能分析 題目3：AM調(diào)制與解調(diào)電路的MATLAB實現(xiàn)及調(diào) 題目5：PM調(diào)制與解.38. 該PDF文檔是CPLD/FPGA的入門教程。里面敘述了PLD的基本結構.39. 51單片機+max7219驅動實例 8位LED同時循環(huán)顯示1-9.40. 嵌入式系統(tǒng)中U-Boot基本特點及其移植方法.
上傳時間： 2013-07-21
上傳用戶：eeworm
信號與信息處理是信息科學中近幾年來發(fā)展最為迅速的學科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發(fā)板的設計與實現(xiàn)。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現(xiàn)有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發(fā)設計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
本文以電子不停車收費系統(tǒng)課題為背景，設計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結構，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
當今電子系統(tǒng)的設計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設計是以知識產(chǎn)權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發(fā)調(diào)制解調(diào)器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。 在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
本文以電子不停車收費系統(tǒng)課題為背景，設計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機和接收機一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標要求對數(shù)字收發(fā)機方案進行設計，確定了適合不停車收費系統(tǒng)的全數(shù)字發(fā)射機和接收機的結構，接著根據(jù)π/4-DQPSK發(fā)射機和接收機的理論，設計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-07-18
上傳用戶：saharawalker
視頻目標識別與跟蹤技術是當今世界重要的研究課題,它涉及圖像處理、自動控制、計算機應用等學科,該文主要論述該項目的具體實現(xiàn)及相關理論分析,重點在于該系統(tǒng)的硬件模塊實現(xiàn)及分析.該系統(tǒng)的硬件模塊是典型的高速數(shù)字電路,這也是當今世界電路設計的一大熱點.同時,該系統(tǒng)的硬件模塊不同于傳統(tǒng)的模擬、數(shù)字電路.嚴格的說它是基于可編程芯片的系統(tǒng)(System On Programmable Chip).它與傳統(tǒng)電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應的軟件結合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實現(xiàn)相應的功能.換言之,該硬件模塊通過換用其他軟件,可以實現(xiàn)其他功能.所以從這個意義上講,我們也可以將其稱為基于可編程芯片的通用平臺系統(tǒng)(General System On Programmable Chip).此外,該文還對該系統(tǒng)進行了嘗試性的層狀結構描述,這種描述同樣適用于其它IT目的或電子系統(tǒng).
上傳時間： 2013-04-24
上傳用戶：yumiaoxia
隨著信息技術的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應用于嵌入式系統(tǒng)中。通過對8位增強型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現(xiàn)，對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上，按照至頂向下的模塊化的高層次設計流程，對8位CPU進行了頂層功能和結構的定義與劃分，并逐步細化了各個層次的模塊設計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設計規(guī)劃。利用有限狀態(tài)機及微程序的思想完成了控制通路的各個層次模塊的設計規(guī)劃。利用組合電路與時序電路相結合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機器周期對應一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現(xiàn)了各個模塊的設計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現(xiàn)有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設計通過FPGA驗證。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
