亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

terasic

  • terasic的DM9000A模塊源碼

    terasic的DM9000A模塊源碼,使用nios2做以太網(wǎng)應(yīng)用的應(yīng)該會用到

    標(biāo)簽: terasic 9000A 9000 DM

    上傳時間: 2014-07-30

    上傳用戶:bjgaofei

  • ALTERA Nios II Embedded Evaluation Kit開發(fā)板制造商(terasic)提供的多媒體顯示板(terasic Multimedia Touch Panel Daugh

    ALTERA Nios II Embedded Evaluation Kit開發(fā)板制造商(terasic)提供的多媒體顯示板(terasic Multimedia Touch Panel Daughter Board (MTDB))擴(kuò)展開發(fā)包。 里為有兩個開源的例子 1.MTDB_SD_Card_Audio,從SD卡中讀取WAV文件然后通過DA播放,這個對不SD Card的初學(xué)者非常的有用,可以知道使用FPGA SPI來讀寫SD CARD。 2.MTDB_Systhesizer,使用FPGA來做電子琴,要用FPGA來做合成器的看這個。 國內(nèi)部分地區(qū)的網(wǎng)絡(luò)對terasic封殺,原因不明,這個包是使用代理下載的,非常不容易。

    標(biāo)簽: Evaluation Multimedia Embedded terasic

    上傳時間: 2013-11-30

    上傳用戶:bruce

  • 基于FPGA 的方向?yàn)V波器指紋圖像增強(qiáng)算法實(shí)現(xiàn)

    設(shè)計了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計采用寄存器傳輸級(RTL)硬件描述語言(Verilog HDL),利用時分復(fù)用和流水線處理等技術(shù),完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個系統(tǒng)通過了Modelsim的仿真驗(yàn)證并在terasic公司的DE2平臺上完成了硬件測試。設(shè)計共消耗了3716個邏輯單元,最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時,可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。

    標(biāo)簽: FPGA 方向 指紋 圖像增強(qiáng)算法

    上傳時間: 2013-10-12

    上傳用戶:攏共湖塘

  • 基于FPGA 的方向?yàn)V波器指紋圖像增強(qiáng)算法實(shí)現(xiàn)

    設(shè)計了一種基于FPGA純硬件方式實(shí)現(xiàn)方向?yàn)V波的指紋圖像增強(qiáng)算法。設(shè)計采用寄存器傳輸級(RTL)硬件描述語言(Verilog HDL),利用時分復(fù)用和流水線處理等技術(shù),完成了方向?yàn)V波指紋圖像增強(qiáng)算法在FPGA上的實(shí)現(xiàn)。整個系統(tǒng)通過了Modelsim的仿真驗(yàn)證并在terasic公司的DE2平臺上完成了硬件測試。設(shè)計共消耗了3716個邏輯單元,最高處理速度可達(dá)92.93MHz。以50MHz頻率工作時,可在0.5s以內(nèi)完成一幅256×256指紋圖像的增強(qiáng)處理。

    標(biāo)簽: FPGA 方向 指紋 圖像增強(qiáng)算法

    上傳時間: 2013-11-06

    上傳用戶:rishian

  • The Cyclone® III PCI development board provides a hardware platform for developing and prototypi

    The Cyclone® III PCI development board provides a hardware platform for developing and prototyping low-power, high-performance, logic-intensive PCI-based designs. The board provides a high-density of the memory to facilitate the design and development of FPGA designs which need huge memory storage, and also includes Low-Voltage Differential Signaling (LVDS) interface of the High-Speed terasic Connectors (HSTCs) for extra high-speed interface application.

    標(biāo)簽: development developing prototypi provides

    上傳時間: 2017-01-29

    上傳用戶:jjj0202

主站蜘蛛池模板: 城市| 茶陵县| 余干县| 义马市| 湘潭市| 法库县| 彰化市| 鸡东县| 崇仁县| 抚远县| 温州市| 遂宁市| 邹平县| 武汉市| 莆田市| 哈尔滨市| 德令哈市| 兴文县| 胶南市| 灵丘县| 观塘区| 固阳县| 墨江| 霍州市| 鄂托克旗| 阳谷县| 新沂市| 巫山县| 潮安县| 四平市| 黑山县| 双桥区| 将乐县| 尖扎县| 贵阳市| 鲜城| 灵川县| 沈阳市| 齐河县| 大港区| 凤翔县|