基于FPGA的邊界掃描控制器的設計
隨著印制電路板功能的日益增強，結構日趨復雜，系統(tǒng)中各個功能單元之間的連線間距越來越細密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當于設置了施加激勵和觀測響應的內(nèi)建虛擬探頭，通過該技術可以大大的提高數(shù)字系...
testbench技術資料
?? 資源總數(shù)：141
?? 源代碼：1548
testbench是一種驗證的手段。首先，任何設計都是會有輸入輸出的。但是在軟環(huán)境中沒有激勵輸入，也不會對你設計的輸出正確性進行評估。那么此時便有一種，模擬實際環(huán)境的輸入激勵和輸出校驗的一種“虛擬平臺”的產(chǎn)生。在這個平臺上你可以對你的設計從軟件層面上進行分析和校驗，這個就是testbench的含義。
?? testbench熱門資料
查看全部141個資源 ?Writing Efficient Testbenches
本文討論了如何設計有效的testbench，適合剛接觸testbench不久的用戶閱讀提高 （xilinx公司編寫） ...
高級FPGA設計 結構、實現(xiàn)和優(yōu)化
高級FPGA設計結構、實現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機械工程出版社 學FPGA不一定需要開發(fā)板，自己學會modelsim仿真、寫testbench，用PC機仿真就能有不少長進。這些都看完，剩下的就靠做項目自己領悟，再加上高手指點。 《高級FPGA...
設計與驗證：Verilog+HDL(清晰帶書簽)
主要介紹testbench的寫法，很經(jīng)典的好書...
Virtex-5 GTP Transceiver Wizar
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT ...
?? testbench源代碼
查看更多 ??? testbench資料分類