一個(gè)使用tile的代碼,如果沒(méi)有很好的樣例,是很難知道該如何使用tile的,在網(wǎng)上或書(shū)籍上都找不到的
標(biāo)簽： tile 代碼 書(shū)籍 如何使用
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：csgcd001
45度tile的一個(gè)演示
標(biāo)簽： tile
上傳時(shí)間： 2013-12-05
上傳用戶(hù)：zhliu007
struts標(biāo)簽庫(kù)范例tile 來(lái)自精通struts的書(shū)的范例
標(biāo)簽： struts tile 范例 標(biāo)簽
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：jennyzai
tile game 開(kāi)始的時(shí)候沒(méi)做random 需要手動(dòng)調(diào)亂了 再拼
標(biāo)簽： random tile game 手動(dòng)
上傳時(shí)間： 2014-07-29
上傳用戶(hù)：Divine
北京大學(xué)ACM比賽題 The game of Scrabble is played with tiles. A tile either has a single letter written on it, or it is blank. In the latter case, the tile may be used to represent a letter of your choice. On your turn, you arrange the tiles to form a word. Each tile may be used at most once, but not all tiles need to be used. Given several Scrabble tiles and a dictionary, determine how many words in the dictionary can be formed using the given Scrabble tiles.
標(biāo)簽： Scrabble written either letter
上傳時(shí)間： 2016-04-22
上傳用戶(hù)：dancnc
Struts tile 標(biāo)簽 Struts tile 標(biāo)簽 Struts tile 標(biāo)簽
標(biāo)簽： Struts tile 標(biāo)簽
上傳時(shí)間： 2017-04-15
上傳用戶(hù)：zhangyi99104144
手機(jī)游戲demo,用tile實(shí)現(xiàn)地圖圖層
標(biāo)簽： demo tile 手機(jī)游戲 地圖
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：zhanditian
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)能夠減少電子系統(tǒng)的開(kāi)發(fā)風(fēng)險(xiǎn)和開(kāi)發(fā)成本，縮短上市時(shí)間，降低維護(hù)升級(jí)成本，故廣泛地應(yīng)用在電子系統(tǒng)中。最新的FPGA都采用了層次化的布線(xiàn)資源結(jié)構(gòu)，與以前的結(jié)構(gòu)發(fā)生了很大的變化。由于FPGA布線(xiàn)資源的固定性和有限性，因此需要開(kāi)發(fā)適用于這種層次化的FPGA結(jié)構(gòu)并提高布線(xiàn)資源有效利用率的布線(xiàn)算法。同時(shí)由于晶體管尺寸的不斷減小，有必要在FPGA布線(xiàn)算法中考慮功耗和時(shí)序問(wèn)題。 本論文所作的研究工作主要包括：提出一種基于tile的FPGA結(jié)構(gòu)描述方法，對(duì)FPGA功耗模型和時(shí)序模型進(jìn)行了研究，實(shí)現(xiàn)了考慮FPGA功耗、布線(xiàn)資源利用率的布線(xiàn)算法。 在FPGA結(jié)構(gòu)描述方面，本文在分析現(xiàn)代商用FPGA層次化結(jié)構(gòu)及學(xué)術(shù)上對(duì)FPGA描述方法的基礎(chǔ)上，提出一種基于tile的FPGA結(jié)構(gòu)描述。由于基本tile的重復(fù)性，采用該方法可以簡(jiǎn)化FPGA結(jié)構(gòu)的描述，同時(shí)由于該方法是以硬件結(jié)構(gòu)為根據(jù)，為FPGA軟硬件提供了簡(jiǎn)單而靈活的接口，該方法在原型系統(tǒng)中測(cè)試證明是正確的。 在FPGA功耗模型方面，本文研究了ASIC中關(guān)于電路功耗計(jì)算的基本方法，并將其應(yīng)用到FPGA功耗分析中。在模型中的采用了混合的功耗模型，包括動(dòng)態(tài)功耗模型和靜態(tài)功耗模型。動(dòng)態(tài)功耗的計(jì)算采用基于節(jié)點(diǎn)狀態(tài)轉(zhuǎn)換率的開(kāi)關(guān)級(jí)動(dòng)態(tài)功耗計(jì)算和邏輯塊宏模型，靜態(tài)功耗則采用基于公式計(jì)算的晶體管漏電功耗模型和邏輯塊基于仿真的LUT/MUX表達(dá)式計(jì)算模型。這些功耗模型將運(yùn)用到我們后面的功耗計(jì)算和基于功耗驅(qū)動(dòng)的布線(xiàn)算法中。 在FPGA布線(xiàn)算法研究和實(shí)現(xiàn)方面，本文在介紹基本的搜索算法之后，介紹了將FPGA硬件結(jié)構(gòu)轉(zhuǎn)變?yōu)镕PGA布線(xiàn)程序可識(shí)別的布線(xiàn)資源圖的方法，并將基本的搜索算法運(yùn)用的FPGA布線(xiàn)資源圖上，實(shí)現(xiàn)FPGA的基于布通率的布線(xiàn)算法。在此基礎(chǔ)上，借鑒了FPGA時(shí)序分析方法，將時(shí)序分析作為布線(xiàn)算法的一子模塊，對(duì)基于時(shí)序的布線(xiàn)算法進(jìn)行了研究；同時(shí)采用了FPGA功耗模型，在布線(xiàn)算法實(shí)現(xiàn)中考慮了動(dòng)態(tài)功耗的問(wèn)題。最后在布線(xiàn)算法中實(shí)現(xiàn)兩種啟發(fā)式策略以提高可布線(xiàn)資源有效利用率。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：long14578
The data plane of the reference design consists of a configurable multi-channel XBERT modulethat generates and checks high-speed serial data transmitted and received by the MGTs. Eachchannel in the XBERT module consists of two MGTs (MGTA and MGTB), which physicallyoccupy one MGT tile in the Virtex-4 FPGA. Each MGT has its own pattern checker, but bothMGTs in a channel share the same pattern generator. Each channel can load a differentpattern. The MGT serial rate depends on the reference clock frequency and the internal PMAdivider settings. The reference design can be scaled anywhere from one channel (two MGTs)to twelve channels (twenty-four MGTs).
標(biāo)簽： RocketIO Virtex XAPP 713
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：jkhjkh1982
S60下的滑雪小游戲，演示DSA的使用和tile地圖的制作。
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：hebmuljb
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
