亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ts

  • 高速并行信號處理板數(shù)據(jù)接口與控制的FPGA設計

    隨著信息社會的發(fā)展,人們要處理的各種信息總量變得越來越大,尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面,對處理設備的要求是非常高的。為滿足這些要求,實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數(shù)據(jù)速度快,效率高,并且不斷的完善與發(fā)展。此類板卡要求與外部設備通訊,同時也要進行內(nèi)部的數(shù)據(jù)交換,于是板卡的接口設備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設計。 本文首先介紹了通用信號處理板的應用開發(fā)背景,包括此類板卡使用的處理芯片、板上設備、發(fā)展概況以及和外部相連的各種總線概況,同時說明了本人所作的主要工作。 其次,介紹了PCI接口的有關規(guī)范,給出了通用信號處理板與CPCI的J1口的設計時序;介紹了DDR存儲器的概況、電平標準以及功能寄存器,并給出了與DDR.存儲器接口的設計時序;介紹了片上主要數(shù)據(jù)處理器件ts-202的有關概況,設計了板卡與DSP的接口時序。 再次,介紹了Altera公司FPGA的程序設計流程,并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞,并重點介紹了DDR控制核的編寫。 再次,介紹了WDM驅(qū)動程序的結(jié)構,程序設計方法等。 最后,通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設計以及與外部接口的通訊;并且還提到了對此設計以后地完善與發(fā)展。 本文所作的工作如下: 1、設計完成了處理板各接口時序,使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設計,使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理,并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。

    標簽: FPGA 高速并行 信號處理板 數(shù)據(jù)接口

    上傳時間: 2013-06-30

    上傳用戶:唐僧他不信佛

  • 基于FPGA的無線信道仿真器設計與實現(xiàn)

    隨著人們對無線通信需求和質(zhì)量的要求越來越高,無線通信設備的研發(fā)也變得越來越復雜,系統(tǒng)測試在整個設備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期,測試人員需要在實驗室模擬出無線信道的各種傳播特性,以便對所設計的系統(tǒng)進行調(diào)試與測試。無線信道仿真器是進行無線通信系統(tǒng)硬件調(diào)試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進算法,使用Altera公司的StratixⅡ EP2S180模擬實現(xiàn)了頻率選擇性衰落信道。信道仿真器實現(xiàn)了四根天線數(shù)據(jù)的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個反射體構成,每根天線可分辨路徑和反射體的數(shù)目可以獨立配置。通過對每個反射體初始角度和初始相位的設置,并且保證反射體的角度和相位是均勻分布的隨機數(shù),可以使得同一條路徑不同反射體之間的非相關特性,得到的多徑傳播信道是一個離散的廣義平穩(wěn)非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境,上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后,上行數(shù)據(jù)在CPU的控制下通過信道仿真器,然后送達基帶處理板解調(diào),最后測試數(shù)據(jù)的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP ts 25.141協(xié)議中對通信設備測試的要求和無線信道自身的特點,完成了對無線信道仿真器系統(tǒng)設計方案的吸收和修改。 其次,針對FPGA內(nèi)部資源結(jié)構,研究了信道仿真器FPGA實現(xiàn)過程中的困難和資源的消耗,進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調(diào)試;完成了FPGA和后臺軟件的聯(lián)合調(diào)試;完成了兩天線到四天線的改版工作,使FPGA內(nèi)部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無線信道仿真器的硬件設計之后,對無線信道仿真器的測試根據(jù)3GPP ts 25.141 V6.13.0協(xié)議中的要求進行,即在數(shù)據(jù)誤塊率(BLER)一定的情況下,對不同信道傳播環(huán)境和不同傳輸業(yè)務下的信噪比(Eb/No)進行測試,單天線和多天線的測試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。

    標簽: FPGA 無線信道 仿真器

    上傳時間: 2013-04-24

    上傳用戶:小楊高1

  • 基于DSPFPGA的數(shù)字電視條件接收系統(tǒng)

    這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對象,系統(tǒng)硬件設計以DSP和FPGA為實現(xiàn)平臺,采用以DSP實現(xiàn)其加密算法、以FPGA實現(xiàn)其外圍電路,對數(shù)字電視條件接收系統(tǒng)進行設計。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢,提出采用 DSP+FPGA結(jié)構的設計方式,將ECC與AES加密算法應用于SK與CW的加密;根據(jù)其原理對系統(tǒng)進行總體設計,同時對系統(tǒng)各部分的硬件原理圖進行詳細設計,并進行 PCB設計。其次采用從上而下的設計方式,對FPGA實現(xiàn)的邏輯功能劃分為各個功能模塊,然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現(xiàn)的邏輯功能進行設計、仿真。仿真結(jié)果表明:基于通用加擾算法(CSA)的加擾器模塊,滿足ts流加擾要求;塊加密模塊的最高時鐘頻率達到229.89MHz,流加密模塊的最高時鐘頻率達到331.27MHz,對于實際的碼流來說,具有比較大的時序裕量;DSP接口模塊滿足 ADSP BF-535的讀寫時序;包處理模塊實現(xiàn)對加密后數(shù)據(jù)的包處理。最后對條件接收系統(tǒng)中加密算法程序采用結(jié)構化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程,充分利用兩種編程語言的優(yōu)勢。將ECC 與AES加密算法在VisualDSP++3.0開發(fā)環(huán)境下進行驗證,并下載至ADSP BF-535評估板上運行。輸出結(jié)果表明:有限域運算匯編語言編程的實現(xiàn)方式,其運行速度明顯提高, 192位加法提高380個時鐘周期,32位乘法提高92個時鐘周期;ECC與AES達到加密要求。上述工作對數(shù)字電視條件接收系統(tǒng)的設計具有實際的應用價值。關鍵詞:條件接收,DSP,F(xiàn)PGA,ECC,AEs

    標簽: DSPFPGA 數(shù)字電視 條件接收系統(tǒng)

    上傳時間: 2013-07-03

    上傳用戶:www240697738

  • 四路DVBC調(diào)制器的設計

    隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來,集成電路和數(shù)字通信技術飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準,并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、ts流標準格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的ts流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。

    標簽: DVBC 調(diào)制器

    上傳時間: 2013-07-05

    上傳用戶:leehom61

  • 自己做的單片機Proteus仿真實例

    自己在學校的時候做的一些單片機仿真實例和一些資料,希望對大家有些幫助

    標簽: Proteus 單片機 仿真實例

    上傳時間: 2013-11-08

    上傳用戶:oojj

  • 單片機模糊控制在電加熱爐溫度控制系統(tǒng)中的應用

    在冶金、化工,機械等各類工業(yè)控制中,電加熱爐都得到了廣泛的應用。目前國內(nèi)的電加熱爐溫度控制器大多還停留在國際60年代水平,仍在使用繼電一接觸器控制或常規(guī)PID控制,自動化程度低,動態(tài)控制精度差,滿足不了日益發(fā)展的工藝技術要求。電加熱爐的溫度是生產(chǎn)工藝的一項重要指標,溫度控制的好壞將直接影響產(chǎn)品的質(zhì)量。電加熱爐由電阻絲加熱,溫度控制具有非線性、大滯后、大慣性、時變性、升溫尊向性等特點。而且,在實際應用和研究中,電加熱爐溫度控制遇到了很多困難:第一,很難建立精確的數(shù)學模型:第二,不能很好地解決非線性、大滯后等問題。以精確數(shù)學模型為基礎地經(jīng)典控制理論和現(xiàn)代控制論在解決這些問題時遇到了極大地困難,而以語言規(guī)則模型(IF—THEN)為基礎的模糊控制理論卻是解決上述問題的有效途徑和方法。國內(nèi)現(xiàn)有的一些模糊設計方法大多存在不同缺點,而且真正把理論研究應用到實際系統(tǒng)的也較少。所以,深入研究在電加熱爐系統(tǒng)控制中具體模糊控制設計理論是十分必要的。本文針對電加熱爐這一控制對象,以ts.94—1型號的箱形電加熱爐為參考對象,分別采用工業(yè)控制中普遍使用的PID控制、經(jīng)常見到的模糊控制策略,如基本模糊控制,對其進行仿真實驗,比較,并進行了理論分析。針對上述電加熱爐控制中存在的問題,本文設計了雙模糊控制器。雙模糊控制器在參數(shù)自整定模糊控制理論的基礎上,對比例因子進行調(diào)整,克服原算法復雜麗不實用的特點,根據(jù)電加熱爐不同的工作狀態(tài)采用不同的模糊控制器,提高了控制精度,改善了控制效果。本文把模糊控制與神經(jīng)網(wǎng)絡技術相結(jié)合,利用神經(jīng)網(wǎng)絡很強的學習能力和自適應能力,建立了自適應神經(jīng)模糊推理系統(tǒng)。把不依賴精確數(shù)學模型的模糊控制系統(tǒng)與有價值的經(jīng)驗數(shù)據(jù)或參考模型相結(jié)合,彌補了模糊控制的不足,使模糊控制系統(tǒng)更能發(fā)揮其強大優(yōu)勢,控制效果理想。在實踐應用方面,以電加熱爐為控制對象,開發(fā)了89C51單片機模糊控制器,主要進行了硬件和軟件的設計。

    標簽: 單片機 中的應用 模糊控制 電加熱爐

    上傳時間: 2013-10-28

    上傳用戶:yuanwenjiao

  • I2C總線高頻頭控制程序(Keil C51程序 基于芯片ts

    I2C總線高頻頭控制程序(Keil C51程序 基于芯片tsA5522系列) /*I2C總線高頻頭控制Keil C51程序(PLL芯片為tsA5522系列)                               *///--------------------------------------------------------------------------////                                源程序大公開                              ////                    (c) Copyright 2001-2003 xuwenjun                     ////                            All Rights Reserved                           ////                                    V1.00                                 ////--------------------------------------------------------------------------////標 題: I2C總線高頻頭控制程序(PLL芯片為tsA5522系列)                       ////文件名: xwj_fi1256.c                                                      ////版 本: V1.00                                                             ////修改人: 徐文軍                         E-mail:xuwenjun@21cn.com           ////日 期: 06-02-26 首次公開                                                 ////描 述: I2C總線高頻頭控制程序(PLL芯片為tsA5522系列)                       ////聲 明:                                                                   ////        以下代碼僅免費提供給學習用途,但引用或修改后必須在文件中聲明出處. ////        如用于商業(yè)用途請與作者聯(lián)系.    E-mail:xuwenjun@21cn.com           ////        有問題請mailto xuwenjun@21cn.com   歡迎與我交流!                  ////--------------------------------------------------------------------------////老版本: 無                             老版本文件名:                      ////創(chuàng)建人: 徐文軍                         E-mail:xuwenjun@21cn.com           ////日 期: 06-02-26                                                          ////描 述:                                                                   ////--------------------------------------------------------------------------//                                                                                                /* 頻率單位為KHz     */#define FUENCY 38900                                                        /* 中頻頻率          */#define PLLdataH(f) ((f+FUENCY)*16/1000/256)        /* 頻率數(shù)據(jù)高 第1字節(jié)*/#define PLLdataL(f) ((f+FUENCY)*16/1000%256)        /* 頻率數(shù)據(jù)低 第2字節(jié)*/#define PLLCON1 0x8e                                                        /* 控制字1    第3字節(jié)*/                                                                                                /* 控制字2    第4字節(jié)*/#define PLLCON2(f) (((f)<(168000))?(0xa0):(((f)<(450000))?(0x90):(0x30)))#define PLLdata3(fchan) PLLdataH (fchan),PLLdataL (fchan),PLLCON2 (fchan)

    標簽: Keil I2C C51 程序

    上傳時間: 2013-11-10

    上傳用戶:nanfeicui

  • PLC和變頻器在煙支輸送存儲系統(tǒng)中的應用

    介紹了以PLC為控制單元,變頻器為執(zhí)行單元的控制系統(tǒng)及其在煙支輸送儲存系統(tǒng)中的應用,并給出了系統(tǒng)的組成、硬件的配置及具體的實現(xiàn)方法。關鍵詞 : PLC 變頻器輸送儲存系統(tǒng) Ab str ac t;T hisp aperi ntroducest hec ontrols ystem whichc onsistso fP LCa ndf requencyc onvertera ndi ts application in the buffer conveyor for cigarettes. The system constitute, hardware disposal and realization method are also presented in detail.Keywords:PLC f requencyc onverter b ufferc onveyor

    標簽: PLC 變頻器 中的應用 存儲系統(tǒng)

    上傳時間: 2013-10-22

    上傳用戶:ouyang426

  • tsPTM是一種用于經(jīng)濟模型估算和模擬的完整語言。它是一個用于經(jīng)濟估算的世界標準。雖然tsP主要由經(jīng)濟學家開發(fā)并發(fā)展,但它的設計并沒僅把它限制在經(jīng)濟領域。任何由相同變量的重復觀測得到的數(shù)據(jù),都可用ts

    tsPTM是一種用于經(jīng)濟模型估算和模擬的完整語言。它是一個用于經(jīng)濟估算的世界標準。雖然tsP主要由經(jīng)濟學家開發(fā)并發(fā)展,但它的設計并沒僅把它限制在經(jīng)濟領域。任何由相同變量的重復觀測得到的數(shù)據(jù),都可用tsP分析

    標簽: tsPTM 經(jīng)濟 tsP 模型

    上傳時間: 2015-04-19

    上傳用戶:腳趾頭

  • Routine mar1psd: To compute the power spectum by AR-model parameters. Input parameters: ip : AR

    Routine mar1psd: To compute the power spectum by AR-model parameters. Input parameters: ip : AR model order (integer) ep : White noise variance of model input (real) ts : Sample interval in seconds (real) a : Complex array of AR parameters a(0) to a(ip) Output parameters: psdr : Real array of power spectral density values psdi : Real work array in chapter 12

    標簽: parameters AR-model Routine mar1psd

    上傳時間: 2015-06-09

    上傳用戶:playboys0

主站蜘蛛池模板: 衡山县| 石渠县| 海伦市| 渭南市| 临西县| 廉江市| 界首市| 南郑县| 昌平区| 宜章县| 陇西县| 沾益县| 中宁县| 陆河县| 纳雍县| 慈利县| 盐城市| 永寿县| 阜宁县| 温州市| 古蔺县| 靖西县| 界首市| 花莲市| 镇赉县| 太康县| 苗栗县| 大洼县| 博客| 墨竹工卡县| 南雄市| 武冈市| 兴宁市| 济阳县| 观塘区| 当阳市| 沂南县| 大港区| 广丰县| 上高县| 朝阳市|