實(shí)用數(shù)字電路手冊(cè)：TTL CMOS ECL HTL
上傳時(shí)間： 2013-07-11
上傳用戶：eeworm
專輯類-器件數(shù)據(jù)手冊(cè)專輯-120冊(cè)-2.15G 實(shí)用數(shù)字電路手冊(cè)：ttl-CMOS-ECL-HTL-923頁(yè)-8.2M.pdf
標(biāo)簽： ttl-CMOS-ECL-HTL 923 8.2
上傳時(shí)間： 2013-04-24
上傳用戶：yangmars
器件數(shù)據(jù)手冊(cè)專輯 120冊(cè) 2.15G實(shí)用數(shù)字電路手冊(cè)：TTL CMOS ECL HTL 923頁(yè) 8.2M.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
目 錄 第一章 概述 3 第一節(jié) 硬件開發(fā)過程簡(jiǎn)介 3 §1.1.1 硬件開發(fā)的基本過程 4 §1.1.2 硬件開發(fā)的規(guī)范化 4 第二節(jié) 硬件工程師職責(zé)與基本技能 4 §1.2.1 硬件工程師職責(zé) 4 §1.2.1 硬件工程師基本素質(zhì)與技術(shù) 5 第二章 硬件開發(fā)規(guī)范化管理 5 第一節(jié) 硬件開發(fā)流程 5 §3.1.1 硬件開發(fā)流程文件介紹 5 §3.2.2 硬件開發(fā)流程詳解 6 第二節(jié) 硬件開發(fā)文檔規(guī)范 9 §2.2.1 硬件開發(fā)文檔規(guī)范文件介紹 9 §2.2.2 硬件開發(fā)文檔編制規(guī)范詳解 10 第三節(jié) 與硬件開發(fā)相關(guān)的流程文件介紹 11 §3.3.1 項(xiàng)目立項(xiàng)流程： 11 §3.3.2 項(xiàng)目實(shí)施管理流程： 12 §3.3.3 軟件開發(fā)流程： 12 §3.3.4 系統(tǒng)測(cè)試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內(nèi)部驗(yàn)收流程 13 第三章 硬件EMC設(shè)計(jì)規(guī)范 13 第一節(jié) CAD輔助設(shè)計(jì) 14 第二節(jié) 可編程器件的使用 19 §3.2.1 FPGA產(chǎn)品性能和技術(shù)參數(shù) 19 §3.2.2 FPGA的開發(fā)工具的使用： 22 §3.2.3 EPLD產(chǎn)品性能和技術(shù)參數(shù) 23 §3.2.4 MAX + PLUS II開發(fā)工具 26 §3.2.5 VHDL語(yǔ)音 33 第三節(jié) 常用的接口及總線設(shè)計(jì) 42 §3.3.1 接口標(biāo)準(zhǔn)： 42 §3.3.2 串口設(shè)計(jì)： 43 §3.3.3 并口設(shè)計(jì)及總線設(shè)計(jì)： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標(biāo)準(zhǔn)接口聯(lián)接方法 45 §3.3.6 RS－485標(biāo)準(zhǔn)接口與聯(lián)接方法 45 §3.3.7 20mA電流環(huán)路串行接口與聯(lián)接方法 47 第四節(jié) 單板硬件設(shè)計(jì)指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標(biāo)準(zhǔn)電路 49 §3.4.5 高速時(shí)鐘線設(shè)計(jì) 50 §3.4.6 接口驅(qū)動(dòng)及支持芯片 51 §3.4.7 復(fù)位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調(diào)試端口設(shè)計(jì)及常用儀器 53 第五節(jié) 邏輯電平設(shè)計(jì)與轉(zhuǎn)換 54 §3.5.1 TTL、ECL、PECL、CMOS標(biāo)準(zhǔn) 54 §3.5.2 TTL、ECL、MOS互連與電平轉(zhuǎn)換 66 第六節(jié) 母板設(shè)計(jì)指南 67 §3.6.1 公司常用母板簡(jiǎn)介 67 §3.6.2 高速傳線理論與設(shè)計(jì) 70 §3.6.3 總線阻抗匹配、總線驅(qū)動(dòng)與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節(jié) 單板軟件開發(fā) 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發(fā)環(huán)境 82 §3.7.3 單板軟件調(diào)試 82 §3.7.4 編程規(guī)范 82 第八節(jié) 硬件整體設(shè)計(jì) 88 §3.8.1 接地設(shè)計(jì) 88 §3.8.2 電源設(shè)計(jì) 91 第九節(jié) 時(shí)鐘、同步與時(shí)鐘分配 95 §3.9.1 時(shí)鐘信號(hào)的作用 95 §3.9.2 時(shí)鐘原理、性能指標(biāo)、測(cè)試 102 第十節(jié) DSP技術(shù) 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點(diǎn)與應(yīng)用 109 §3.10.3 TMS320 C54X DSP硬件結(jié)構(gòu) 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協(xié)議及標(biāo)準(zhǔn) 120 第一節(jié) 國(guó)際標(biāo)準(zhǔn)化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節(jié) 硬件開發(fā)常用通信標(biāo)準(zhǔn) 122 §4.2.1 ISO開放系統(tǒng)互聯(lián)模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標(biāo)準(zhǔn) 125 §4.2.4 V系列標(biāo)準(zhǔn) 125 §4.2.5 TIA/EIA 系列接口標(biāo)準(zhǔn) 128 §4.2.5 CCITT X系列建議 130 參考文獻(xiàn) 132 第五章 物料選型與申購(gòu) 132 第一節(jié) 物料選型的基本原則 132 第二節(jié) IC的選型 134 第三節(jié) 阻容器件的選型 137 第四節(jié) 光器件的選用 141 第五節(jié) 物料申購(gòu)流程 144 第六節(jié) 接觸供應(yīng)商須知 145 第七節(jié) MRPII及BOM基礎(chǔ)和使用 146
標(biāo)簽： 硬件工程師
上傳時(shí)間： 2013-05-28
上傳用戶：pscsmon
The TRS232E is a dual driver/receiver that includes a capacitive voltage generator to supply TIA/RS-232-Fvoltage levels from a single 5-V supply. Each receiver converts TIA/RS-232-F inputs to 5-V TTL/CMOS levels.This receiver has a typical threshold of 1.3 V, a typical hysteresis of 0.5 V, and can accept ±30-V inputs. Eachdriver converts TTL/CMOS input levels into TIA/RS-232-F levels. The driver, receiver, and voltage-generatorfunctions are available as cells in the Texas Instruments LinASIC™ library.
標(biāo)簽： RECEIVER DRIVER DUAL 232
上傳時(shí)間： 2013-10-07
上傳用戶：waitingfy
摘要:以單片機(jī)89C51 為核心設(shè)計(jì)了一種頻率計(jì)。在設(shè)計(jì)中應(yīng)用單片機(jī)的數(shù)學(xué)運(yùn)算和控制功能,實(shí)現(xiàn)了測(cè)量量程的自動(dòng)切換,既滿足測(cè)量精度的要求,又滿足系統(tǒng)反應(yīng)時(shí)間的要求。關(guān)鍵詞:頻率測(cè)量;單片機(jī);數(shù)據(jù)處理 頻率計(jì)由單片機(jī)89C51 、信號(hào)予處理電路、串行通信電路、測(cè)量數(shù)據(jù)顯示電路和系統(tǒng)軟件所組成,其中信號(hào)予處理電路包含待測(cè)信號(hào)放大、波形變換、波形整形和分頻電路。系統(tǒng)硬件框圖如圖1 所示。信號(hào)予處理電路中的放大器實(shí)現(xiàn)對(duì)待測(cè)信號(hào)的放大,降低對(duì)待測(cè)信號(hào)的幅度要求;波形變換和波形整形電路實(shí)現(xiàn)把正弦波樣的正負(fù)交替的信號(hào)波形變換成可被單片機(jī)接受的TTL/ CMOS 兼容信號(hào);分頻電路用于擴(kuò)展單片機(jī)的頻率測(cè)量范圍并實(shí)現(xiàn)單片機(jī)頻率測(cè)量和周期測(cè)量使用統(tǒng)一的輸入信號(hào)。
標(biāo)簽： 單片機(jī) 頻率計(jì)設(shè)
上傳時(shí)間： 2013-10-16
上傳用戶：幾何公差
各種電平
上傳時(shí)間： 2013-10-31
上傳用戶：2525775
已通過CE認(rèn)證。（為什么要選擇經(jīng)過CE認(rèn)證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動(dòng)電路。所選購(gòu)的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達(dá)1.5V的低壓器件。 更先進(jìn)的波形驅(qū)動(dòng)電路極大抑制工作噪聲,配合IC廠家認(rèn)證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗(yàn),保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級(jí)軟件（免費(fèi)）。可測(cè)試SRAM、標(biāo)準(zhǔn)TTL/COMS電路，并能自動(dòng)判斷型號(hào)。 自動(dòng)檢測(cè)芯片錯(cuò)插和管腳接觸不良,避免損壞器件。 完善的過流保護(hù)功能,避免損壞編程器。 邏輯測(cè)試功能。可測(cè)試和自動(dòng)識(shí)別標(biāo)準(zhǔn)TTL/CMOS邏輯電路和用戶自定義測(cè)試向量的非標(biāo)準(zhǔn)邏輯電路。 豐富的軟件功能簡(jiǎn)化操作，提高效率，避免出錯(cuò)，對(duì)用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對(duì)象器件的各種操作、設(shè)置，包括器件型號(hào)設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運(yùn)行時(shí)一步進(jìn)入寫片操作。器件型號(hào)選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗(yàn)、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動(dòng)啟動(dòng)批處理命令，無須人工按鍵。自動(dòng)序列號(hào)功能按用戶要求自動(dòng)生成并寫入序列號(hào)。借助于開放的API用戶可以在線動(dòng)態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號(hào)選錯(cuò)，軟件按照實(shí)際讀出的ID提示相近的候選型號(hào)。自動(dòng)識(shí)別文件格式, 自動(dòng)提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號(hào) 編程(秒) 校驗(yàn)(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
標(biāo)簽： superpro 280 驅(qū)動(dòng) 編程器軟件
上傳時(shí)間： 2013-10-18
上傳用戶：suicoe
已通過CE認(rèn)證。（為什么要選擇經(jīng)過CE認(rèn)證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動(dòng)電路。所選購(gòu)的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達(dá)1.5V的低壓器件。 更先進(jìn)的波形驅(qū)動(dòng)電路極大抑制工作噪聲,配合IC廠家認(rèn)證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗(yàn),保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級(jí)軟件（免費(fèi)）。可測(cè)試SRAM、標(biāo)準(zhǔn)TTL/COMS電路，并能自動(dòng)判斷型號(hào)。 自動(dòng)檢測(cè)芯片錯(cuò)插和管腳接觸不良,避免損壞器件。 完善的過流保護(hù)功能,避免損壞編程器。 邏輯測(cè)試功能。可測(cè)試和自動(dòng)識(shí)別標(biāo)準(zhǔn)TTL/CMOS邏輯電路和用戶自定義測(cè)試向量的非標(biāo)準(zhǔn)邏輯電路。 豐富的軟件功能簡(jiǎn)化操作，提高效率，避免出錯(cuò)，對(duì)用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對(duì)象器件的各種操作、設(shè)置，包括器件型號(hào)設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運(yùn)行時(shí)一步進(jìn)入寫片操作。器件型號(hào)選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗(yàn)、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動(dòng)啟動(dòng)批處理命令，無須人工按鍵。自動(dòng)序列號(hào)功能按用戶要求自動(dòng)生成并寫入序列號(hào)。借助于開放的API用戶可以在線動(dòng)態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號(hào)選錯(cuò)，軟件按照實(shí)際讀出的ID提示相近的候選型號(hào)。自動(dòng)識(shí)別文件格式, 自動(dòng)提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號(hào) 編程(秒) 校驗(yàn)(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
標(biāo)簽： superpro 280 驅(qū)動(dòng) 編程器軟件
上傳時(shí)間： 2013-11-21
上傳用戶：xiaoyuer
SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-CPLD/FPGA 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用CPLD/FPGA 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計(jì)，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計(jì)。 2.可使用電路繪圖法、ABEL 語(yǔ)言、波形圖和數(shù)字硬件描述語(yǔ)言法(VHDL/AHDL)來開發(fā)電路。 3.CPLD/ FPGA 提供引腳可任意設(shè)定,故作測(cè)試實(shí)驗(yàn)時(shí)不需要做硬件連接,可節(jié)省大量連線焊接時(shí)間,快速學(xué)習(xí)軟硬件的運(yùn)用。 4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態(tài)監(jiān)視器，以便迅速了解每一引腳狀態(tài)。 5.清楚標(biāo)示每一管腳的腳位，易于觀察和測(cè)量。 6.使用并口在開發(fā)系統(tǒng)下直接下載。 7.可在線將CPLD/ FPGA 程序到FLASH ROM，實(shí)驗(yàn)儀可獨(dú)立運(yùn)行，適合大學(xué)生EDA 電子競(jìng)賽。 8.可做8051 和CPLD/ FPGA 的組合電路實(shí)驗(yàn)。 9.適用于WINDOWS95/98/NT/2000/XP 操作系統(tǒng)。 10.數(shù)萬(wàn)門的現(xiàn)場(chǎng)可編程芯片讓設(shè)計(jì)所思即所得。
標(biāo)簽： FPGA SX-CPLD CPLD 數(shù)字邏輯
上傳時(shí)間： 2016-03-14
上傳用戶：671145514
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
