<strike id="w84ko"></strike>
使用vHDL語言寫的fpga的應(yīng)用程序，使獻(xiàn)策內(nèi)容為等精度頻率計
標(biāo)簽： vHDL fpga 語言 應(yīng)用程序
上傳時間： 2014-01-01
上傳用戶：frank1234
使用vHDL語言編寫的FPGA應(yīng)用程序，實現(xiàn)的內(nèi)容是100進(jìn)制計數(shù)器
標(biāo)簽： vHDL FPGA 語言 編寫
上傳時間： 2015-05-02
上傳用戶：許小華
FPGA的vHDL設(shè)計經(jīng)驗總結(jié)《小型微型計算機(jī)系統(tǒng)》2003年7月
標(biāo)簽： FPGA 2003 vHDL 設(shè)計經(jīng)驗
上傳用戶：bruce
用vHDL編寫的基于fpga的數(shù)字頻率計程序算法
標(biāo)簽： vHDL fpga 編寫 數(shù)字頻率計
上傳時間： 2015-05-03
上傳用戶：ruixue198909
4bit ALU 利用vHDL語言編寫的4位ALU 開發(fā)環(huán)境是在windows下
標(biāo)簽： ALU windows 4bit vHDL
上傳時間： 2015-05-04
上傳用戶：litianchu
名鼎鼎的Synopsys公司出的8051IP Core vHDL語言編寫，能被keilC51支持
標(biāo)簽： Synopsys 8051 Core vHDL
上傳時間： 2013-12-12
上傳用戶：zxc23456789
這是一個vHDL寫的FIR模塊，我的編譯環(huán)境是QuartusII 5.0
標(biāo)簽： vHDL FIR 模塊
上傳用戶：yxgi5
這是一個vHDL寫的數(shù)學(xué)運算的硬件設(shè)計庫，還算比較完整
標(biāo)簽： vHDL 運算 硬件設(shè)計
上傳用戶：xjz632
這個例子是講述用vHDL實現(xiàn)布斯算法，應(yīng)該有點用，是我的研究生師哥給我的。
標(biāo)簽： vHDL 算法
上傳時間： 2013-12-19
上傳用戶：hfmm633
一個航天航空用的Sparc處理器（配美國歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的vHDL源代碼，但不能保證版圖設(shè)計ASIC成功
標(biāo)簽： R_tems Sparc vHDL 航天
上傳時間： 2015-05-05
上傳用戶：songnanhua
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="e4muk"></strike>
