基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性?xún)r(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類(lèi)型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類(lèi)型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
標(biāo)簽： FPGA PID 控制器
上傳時(shí)間： 2013-06-13
上傳用戶(hù)：15071087253
這是華為內(nèi)部的Verilog培訓(xùn)資料，與大家共享?。。。?/p>
標(biāo)簽： verilog 華為 教程
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：xauthu
點(diǎn)陣取模軟件，取字模和數(shù)字以及符號(hào)，LED點(diǎn)陣大小8*8,16*16.
標(biāo)簽： 點(diǎn)陣取模 軟件
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：jacking
PCF8591模數(shù)與數(shù)模轉(zhuǎn)換PCF8591模數(shù)與數(shù)模轉(zhuǎn)換
標(biāo)簽： 8591 PCF zip 模數(shù)
上傳時(shí)間： 2013-07-09
上傳用戶(hù)：x4587
一種流水線CPU的verilog源代碼，里面有各個(gè)模塊的源代碼，希望對(duì)大家有幫助
標(biāo)簽： Verilog CPU 流水線
上傳時(shí)間： 2013-07-14
上傳用戶(hù)：xymbian
夏宇聞-Verilog經(jīng)典教程,介紹簡(jiǎn)單而實(shí)用，設(shè)計(jì)人員使用方便。
標(biāo)簽： Verilog 教程
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：tedo811
verilog代碼集錦，有需要的看看，對(duì)初學(xué)者很有價(jià)值的
標(biāo)簽： verilog 代碼 集錦
上傳用戶(hù)：afeiafei309
文中主要介紹了高性能數(shù)模轉(zhuǎn)換器AIM21的工作原理及其在智能變送器的設(shè)計(jì)中的應(yīng)用。設(shè)計(jì)方案利用低功耗的16住單片機(jī)MSP430作為核心控制器，選用低功耗的外圍擴(kuò)展元器件，設(shè)計(jì)了具有4 20 mA
標(biāo)簽： 421 AD 數(shù)模轉(zhuǎn)換器
上傳時(shí)間： 2013-06-09
上傳用戶(hù)：時(shí)代將軍
共模電感器和差模電感器系列規(guī)格書(shū)
標(biāo)簽： 共模電感器 差模電感器 規(guī)格書(shū)
上傳時(shí)間： 2013-07-15
上傳用戶(hù)：也一樣請(qǐng)求
這是曼徹斯特編碼的Verilog部分的源代碼程序，希望能夠?qū)Υ蠹矣兴鶐椭丁?/p>
標(biāo)簽： Verilog zip 曼徹斯特 代碼
上傳時(shí)間： 2013-06-01
上傳用戶(hù)：leixinzhuo
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
