很好的幾個(gè)FPGA工程設(shè)計(jì)實(shí)例，Verilog編寫
很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。...
verilog技術(shù)資料
?? 資源總數(shù)：3077
?? 源代碼：19564
VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購(gòu)）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]
?? verilog熱門資料
查看全部3077個(gè)資源 ?基于verilog的fir濾波
基于verilog的fir濾波，并帶matlab仿真...
通過VERILOG HDL語言使用CPLD連接PS2鍵盤
通過VERILOG HDL語言使用CPLD連接PS2鍵盤....
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過...
FPGA Verilog
FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測(cè)試可用...
?? verilog源代碼
查看更多 ??? verilog資料分類