數(shù)字系統(tǒng)設(shè)計與verilogHdl
標(biāo)簽： verilogHdl 數(shù)字系統(tǒng)設(shè)計
上傳時間： 2013-04-15
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)字系統(tǒng)設(shè)計與verilogHdl-319頁-9.3M.pdf
標(biāo)簽： verilogHdl 319 9.3
上傳時間： 2013-07-23
上傳用戶：淺言微笑
·《復(fù)雜數(shù)字電路與系統(tǒng)的verilogHdl設(shè)計技術(shù)》
標(biāo)簽： verilogHdl 數(shù)字電路 設(shè)計技術(shù)
上傳時間： 2013-06-06
上傳用戶：myworkpost
摸獎桶程序設(shè)計 也就是樂透彩票模擬程序\\r\\n程序為verilogHdl描述 詳細(xì)請看英文描述
標(biāo)簽： verilogHdl 模擬 程序
上傳時間： 2013-08-08
上傳用戶：qlpqlq
cy68013與fpga接口的verilogHdl設(shè)計
標(biāo)簽： verilogHdl 68013 fpga cy
上傳時間： 2013-08-20
上傳用戶：AbuGe
CPLD的verilogHdl總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標(biāo)簽： verilogHdl Quartus CPLD 7128
上傳時間： 2013-09-03
上傳用戶：gaojiao1999
數(shù)字濾波器的FPGA實現(xiàn),verilogHdl
標(biāo)簽： verilogHdl FPGA 數(shù)字濾波器
上傳時間： 2013-09-05
上傳用戶：雨出驚人love
精通verilogHdl：IC設(shè)計核心技術(shù)實例詳解
標(biāo)簽： verilogHdl IC設(shè)計 核心技術(shù)
上傳時間： 2013-11-11
上傳用戶：ve3344
verilogHdl硬件描述語言
標(biāo)簽： verilogHdl 硬件描述語言
上傳時間： 2013-10-13
上傳用戶：縹緲
verilogHdl進行fpga設(shè)計的一些基本方法，對初學(xué)者很有幫助
標(biāo)簽： verilogHdl fpga
上傳時間： 2013-11-17
上傳用戶：muhongqing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
