數(shù)字系統(tǒng)設(shè)計(jì)與veriloghdl
標(biāo)簽： veriloghdl 數(shù)字系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊(cè)-9138M 數(shù)字系統(tǒng)設(shè)計(jì)與veriloghdl-319頁-9.3M.pdf
標(biāo)簽： veriloghdl 319 9.3
上傳時(shí)間： 2013-07-23
上傳用戶：淺言微笑
·《復(fù)雜數(shù)字電路與系統(tǒng)的veriloghdl設(shè)計(jì)技術(shù)》
標(biāo)簽： veriloghdl 數(shù)字電路 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-06-06
上傳用戶：myworkpost
摸獎(jiǎng)桶程序設(shè)計(jì) 也就是樂透彩票模擬程序\\r\\n程序?yàn)?b>veriloghdl描述 詳細(xì)請(qǐng)看英文描述
標(biāo)簽： veriloghdl 模擬 程序
上傳時(shí)間： 2013-08-08
上傳用戶：qlpqlq
cy68013與fpga接口的veriloghdl設(shè)計(jì)
標(biāo)簽： veriloghdl 68013 fpga cy
上傳時(shí)間： 2013-08-20
上傳用戶：AbuGe
CPLD的veriloghdl總線代碼,在EPM7128SLC84-10+Quartus4平臺(tái)上運(yùn)行通過.
標(biāo)簽： veriloghdl Quartus CPLD 7128
上傳時(shí)間： 2013-09-03
上傳用戶：gaojiao1999
數(shù)字濾波器的FPGA實(shí)現(xiàn),veriloghdl
標(biāo)簽： veriloghdl FPGA 數(shù)字濾波器
上傳時(shí)間： 2013-09-05
上傳用戶：雨出驚人love
精通veriloghdl：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
標(biāo)簽： veriloghdl IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2013-11-11
上傳用戶：ve3344
veriloghdl硬件描述語言
標(biāo)簽： veriloghdl 硬件描述語言
上傳時(shí)間： 2013-10-13
上傳用戶：縹緲
veriloghdl進(jìn)行fpga設(shè)計(jì)的一些基本方法，對(duì)初學(xué)者很有幫助
標(biāo)簽： veriloghdl fpga
上傳時(shí)間： 2013-11-17
上傳用戶：muhongqing
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
