FPGA設(shè)計全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
上傳時間： 2013-08-20
上傳用戶：cuibaigao
在利用FPGA實現(xiàn)數(shù)字信號處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘積-積結(jié)構(gòu)相比，具有并行處理的高效性特點。詳細(xì)研究了基于FPGA、采用分布式算法實現(xiàn)FIR數(shù)字濾波器的原理和方法，并通過Xilinx ISE在Modelsim下進(jìn)行了仿真。
標(biāo)簽： FPGA 數(shù)字信號處理 方面
上傳時間： 2013-08-30
上傳用戶：宋桃子
< FPGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航> 一書的代碼，F(xiàn)PGA數(shù)字電子系統(tǒng)設(shè)計與開發(fā)實例導(dǎo)航,用硬件描述語言編寫的，I2C,UART,USB，VGA，CAN-BUS，網(wǎng)絡(luò)等等的書籍配套原代碼。。。。\r\n使用方法：\r\n1.拷貝到硬盤。\r\n2.用ISE創(chuàng)建項目，分別加入各個代碼文件，即可。
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實例 導(dǎo)航
上傳時間： 2013-08-31
上傳用戶：CHINA526
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
上傳時間： 2013-08-31
上傳用戶：pwcsoft
基于FPGA的usb程序，采用VHDL語言編寫。\r\n開發(fā)環(huán)境為ISE或者M(jìn)AXPLUS2。
上傳時間： 2013-09-03
上傳用戶：libenshu01
基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個子模塊。\r\n在ISE或FPGA的其它開發(fā)環(huán)境下新建一個工程，然后將文檔中的各個模塊程序添加進(jìn)去，即可運行仿真。源程序已經(jīng)過本人的仿真驗證。
上傳時間： 2013-09-03
上傳用戶：xieguodong1234
結(jié)合坐標(biāo)采集和處理在新型激光光幕靶中的應(yīng)用，針對傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯報、漏報，無法測試子彈連發(fā)坐標(biāo)等問題，提出了一種以FPGA為核心的坐標(biāo)采集和處理系統(tǒng)的設(shè)計方法。設(shè)計中采用了自頂向下的設(shè)計方法，將該系統(tǒng)依據(jù)邏輯功能劃分為3個模塊，并在ISE 14.1和Modelsim中進(jìn)行設(shè)計、編譯、仿真，最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標(biāo)。
標(biāo)簽： FPGA 激光光幕靶 中的應(yīng)用
上傳時間： 2013-12-19
上傳用戶：haoxiyizhong
電子發(fā)燒友網(wǎng)：針對目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對Xilinx 公司的FPGA及其設(shè)計流程不是很熟悉，所以特意在此整理了一些相關(guān)知識，希望對大家有所幫助。當(dāng)然也希望Xilinx FPGA愛好者能跟我們一起來探討學(xué)習(xí)！ 本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開發(fā)基礎(chǔ)，所以對每個步驟并不進(jìn)行深入的討論。 圖 實例顯示成果圖
標(biāo)簽： Xilinx FPGA 設(shè)計實例
上傳時間： 2013-11-06
上傳用戶：時代將軍
針對傳統(tǒng)集成電路（ASIC）功能固定、升級困難等缺點，利用FPGA實現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實現(xiàn)方法，推導(dǎo)出一種簡便的引入?仔/4固定相移的實現(xiàn)方法。采用模塊化的設(shè)計方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實現(xiàn)了整個系統(tǒng)。測試結(jié)果表明該系統(tǒng)正確實現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時間： 2013-11-06
上傳用戶：liu123
本文對數(shù)字基帶信號脈沖成型濾波的應(yīng)用、原理及實現(xiàn)進(jìn)行了研究。首先介紹了數(shù)字成型濾波的應(yīng)用意義并分析了模擬和數(shù)字兩種硬件實現(xiàn)方法，接著介紹了成形濾波器設(shè)計所需要MATLAB軟件，以及利用ISE system generator在FPGA上進(jìn)行濾波器實現(xiàn)的優(yōu)勢。文中給出了成形濾波函數(shù)的數(shù)學(xué)模型，討論了幾種常用成形濾波函數(shù)的傳輸特性以及對傳輸系統(tǒng)信號誤碼率的影響。然后介紹了本次設(shè)計中使用到的數(shù)字成形濾波器設(shè)計的幾種FIR濾波器結(jié)構(gòu)。把各種設(shè)計方案進(jìn)行仿真，比較仿真結(jié)果，最后根據(jù)實際應(yīng)用的情況并結(jié)合設(shè)計仿真中出現(xiàn)的問題進(jìn)行分析，得出各種設(shè)計結(jié)構(gòu)的優(yōu)缺點以及適合應(yīng)用的場合。
標(biāo)簽： FPGA 數(shù)字 成形 濾波器設(shè)計
上傳時間： 2013-10-18
上傳用戶：aesuser
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
