中科院研究生院vlsi測試課程課件，vlsi TEST PRINCIPLES AND ARCHITECTURES Design for Testability，搞好測試必看。
上傳時(shí)間： 2014-09-03
上傳用戶：ANRAN
有用_二維離散余弦變換的vlsi實(shí)現(xiàn)及IP軟核設(shè)計(jì)
上傳時(shí)間： 2016-05-07
上傳用戶：水中浮云
數(shù)字存儲(chǔ)器和混合信號(hào)超大規(guī)模集成電路 本書系統(tǒng)地介紹了數(shù)字、存儲(chǔ)器和混合信號(hào)vlsi系統(tǒng)的測試和可測試性設(shè)計(jì)。該書是根據(jù)作者多年的科研成果和教學(xué)實(shí)踐，結(jié)合國際上關(guān)注的最新研究熱點(diǎn)并參考大量的文獻(xiàn)撰寫的。全書共分三個(gè)部分。第一部分是測試基礎(chǔ)，介紹了測試基本概念、測試設(shè)備、測試經(jīng)濟(jì)學(xué)和故障模型。第二部分是測試方法，詳細(xì)論述了組合和時(shí)序電路的測試生成、存儲(chǔ)器測試、基于DSP和基于模塊的模擬與混合信號(hào)測試、延遲測試和IDDQ測試等。第三部分是可測試性設(shè)計(jì)，包括掃描設(shè)計(jì)、BIST、邊界掃描測試、模擬測試總線標(biāo)準(zhǔn)和基于IP芯核的SOC（System on a chip）測試。
標(biāo)簽： vlsi 數(shù)字 存儲(chǔ)器 混合信號(hào)
上傳時(shí)間： 2013-11-26
上傳用戶：hullow
一本vlsi設(shè)計(jì)的好書，使用VHDL語言描寫。很有參考價(jià)值
標(biāo)簽： vlsi
上傳時(shí)間： 2014-01-16
上傳用戶：youmo81
這篇文章介紹了vlsi的前沿技術(shù),以及發(fā)展趨勢,這是我們老板的自然科學(xué)基金項(xiàng)目文章,很值得一看
標(biāo)簽： vlsi 前沿技術(shù) 發(fā)展趨勢 基金
上傳時(shí)間： 2014-01-09
上傳用戶：hoperingcong
定時(shí)電路設(shè)計(jì)問題：定時(shí)電路是一個(gè)vlsi 芯片的關(guān)鍵部件，這里給出一個(gè)定時(shí)電路的 簡單模型：一棵具有n 片樹葉的完全平衡二叉樹（其中，n 是2 的冪）。這顆樹的每條 邊e 有一個(gè)對(duì)應(yīng)的長度le（le>0）。從根到一片給定樹葉的距離是從根到這片樹葉的路徑 上的所有邊的長度之和。 根產(chǎn)生一個(gè)時(shí)鐘信號(hào)，它沿著這些邊傳播到樹葉，信號(hào)到達(dá)一片給定樹葉所用的時(shí)間是 與從根到這片樹葉的距離成比例的。如果所有的樹葉到根的距離都不相同，那么信號(hào)不會(huì)在同一時(shí)間到達(dá)樹葉，這是定時(shí)電 路設(shè)計(jì)中的一個(gè)大問題，我們需要樹葉完全同步，全都同時(shí)接受這個(gè)信號(hào)，為做到這一 點(diǎn)，我們將不得不增加某些邊的長度，以使得所有根到樹葉的路徑有同樣的長度，如果 我們達(dá)到這個(gè)要求，那么這棵樹（帶有它的新邊長）將稱為零傾斜的。我們的優(yōu)化目標(biāo) 是以某種保持所有邊長之和最小的方式達(dá)到零傾斜。給出了一個(gè)增長某些邊長的算法，使得得到的樹有零傾斜并且總邊長最小。
標(biāo)簽： vlsi 定時(shí)電路 設(shè)計(jì)問題 芯片
上傳時(shí)間： 2016-08-28
上傳用戶：zhangyi99104144
AVR(Atmel)+VS1003(vlsi) Easy MP3 Player
標(biāo)簽： Player Atmel 1003 vlsi
上傳時(shí)間： 2014-01-06
上傳用戶：BIBI
Design and vlsi implementation of a digital audio-specific DSP core for MP3_AAC
標(biāo)簽： implementation audio-specific digital Design
上傳時(shí)間： 2016-10-21
上傳用戶：ljmwh2000
The ElectricTM vlsi Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such as VHDL and Verilog
標(biāo)簽： Design open-source ElectricTM Automation
上傳時(shí)間： 2013-12-18
上傳用戶：daguda
VHDL Bible. It is a must read for any front end vlsi designer.
標(biāo)簽： designer Bible front VHDL
上傳時(shí)間： 2017-04-06
上傳用戶：kikye
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
