隨著國(guó)際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn)，在安全得到保障的情況下，為了滿足網(wǎng)速無(wú)限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載，成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀，研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前，國(guó)外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化，達(dá)到幾千兆的速率，但是國(guó)內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn)，處理速率超過(guò)1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-03
上傳用戶：wfl_yy
本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn)，同時(shí)對(duì)80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺(tái)的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開(kāi)的8051源代碼的基礎(chǔ)上，對(duì)其中的程序存儲(chǔ)器、指令存儲(chǔ)器做了較大幅度的修改，增加了定時(shí)器、串行收發(fā)器的軟件編寫，VerilogHDL語(yǔ)句共6000余行(見(jiàn)附錄光盤)。在設(shè)計(jì)中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除，時(shí)序設(shè)計(jì)中合理確定建立時(shí)間和保持時(shí)間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發(fā)器的下載實(shí)驗(yàn)驗(yàn)證了該模塊頻率的提高。對(duì)設(shè)計(jì)高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真，利用Synplify進(jìn)行了綜合，仿真和綜合結(jié)果達(dá)到了設(shè)計(jì)的預(yù)期要求，并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計(jì)了外圍電路的PCB板圖)。
上傳時(shí)間： 2013-06-28
上傳用戶：梧桐
軟件無(wú)線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無(wú)線通信的體系結(jié)構(gòu)，被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無(wú)線電通信技術(shù)。它的中心思想是：構(gòu)造一個(gè)開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來(lái)完成。 本論文首先介紹了軟件無(wú)線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無(wú)線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無(wú)線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無(wú)線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來(lái)芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實(shí)現(xiàn)軟件無(wú)線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)，選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象，采用SystemView軟件作為系統(tǒng)級(jí)開(kāi)發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí)，在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核，實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu)，因而硬件的調(diào)試和升級(jí)變得很容易，而內(nèi)嵌CPU使信號(hào)處理過(guò)程可以用軟件進(jìn)行控制，充分體現(xiàn)了軟件無(wú)線電的靈活性。 通過(guò)本論文的研究，初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過(guò)程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對(duì)將來(lái)的擴(kuò)展問(wèn)題進(jìn)行了研究和討論，為實(shí)現(xiàn)完整的軟件無(wú)線電系統(tǒng)奠定了基礎(chǔ)。
標(biāo)簽： FPGA 軟件無(wú)線電 調(diào)制解調(diào)
上傳時(shí)間： 2013-06-10
上傳用戶：xhz1993
本論文依據(jù)IEEE802.16a物理層對(duì)RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時(shí)對(duì)FPGA開(kāi)發(fā)技術(shù)進(jìn)行了研究，以VerilogHDL為描述語(yǔ)言，在Xilinx公司的FPGA上實(shí)現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤值多項(xiàng)式的求解采用無(wú)求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實(shí)現(xiàn)的改進(jìn)的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動(dòng)陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實(shí)現(xiàn)RS-CC譯碼器的過(guò)程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點(diǎn)上，對(duì)譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬(wàn)等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗(yàn)平臺(tái)，并在此試驗(yàn)平臺(tái)上實(shí)現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
標(biāo)簽： 802.16 RS-CC IEEE FPGA
上傳時(shí)間： 2013-06-03
上傳用戶：lx9076
xilinx的開(kāi)發(fā)板原理圖，xc3s500e
標(biāo)簽： EXCD 開(kāi)發(fā)板原理圖
上傳時(shí)間： 2013-04-24
上傳用戶：dialouch
SystemView的庫(kù)資源十分豐富，包括含若干圖標(biāo)的基本庫(kù)（Main Library）及專業(yè)庫(kù)(Optional Library)，基本庫(kù)中包括多種信號(hào)源、接收器、加法器、乘法器，各種函數(shù)運(yùn)算器等；專業(yè)庫(kù)有通訊（Communication）、邏輯（Logic）、數(shù)字信號(hào)處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現(xiàn)代通信系統(tǒng)的設(shè)計(jì)、仿真和方案論證，尤其適合于無(wú)線電話、無(wú)繩電話、尋呼機(jī)、調(diào)制解調(diào)器、衛(wèi)星通訊等通信系統(tǒng)；并可進(jìn)行各種系統(tǒng)時(shí)域和頻域分析、譜分析，及對(duì)各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運(yùn)放電路等）進(jìn)行理論分析和失真分析。 System View能自動(dòng)執(zhí)行系統(tǒng)連接檢查，給出連接錯(cuò)誤信息或尚懸空的待連接端信息，通知用戶連接出錯(cuò)并通過(guò)顯示指出出錯(cuò)的圖標(biāo)。這個(gè)特點(diǎn)對(duì)用戶系統(tǒng)的診斷是十分有效的。 System View的另一重要特點(diǎn)是它可以從各種不同角度、以不同方式，按要求設(shè)計(jì)多種濾波器，并可自動(dòng)完成濾波器各指標(biāo)—如幅頻特性（伯特圖）、傳遞函數(shù)、根軌跡圖等之間的轉(zhuǎn)換。 在系統(tǒng)設(shè)計(jì)和仿真分析方面，System View還提供了一個(gè)真實(shí)而靈活的窗口用以檢查、分析系統(tǒng)波形。在窗口內(nèi)，可以通過(guò)鼠標(biāo)方便地控制內(nèi)部數(shù)據(jù)的圖形放大、縮小、滾動(dòng)等。另外，分析窗中還帶有一個(gè)功能強(qiáng)大的“接收計(jì)算器”，可以完成對(duì)仿真運(yùn)行結(jié)果的各種運(yùn)算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數(shù)據(jù)。提供了與編程語(yǔ)言VC++或仿真工具M(jìn)atlab的接口，可以很方便的調(diào)用其函數(shù)。還具備與硬件設(shè)計(jì)的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統(tǒng)中的部分器件生成下載FPGA芯片所需的數(shù)據(jù)文件；另外，System View還有與DSP芯片設(shè)計(jì)的接口，可以將其DSP庫(kù)中的部分器件生成DSP芯片編程的C語(yǔ)言源代碼。
標(biāo)簽： SYSTEMVIEW 教材
上傳時(shí)間： 2013-04-24
上傳用戶：doudouzdz
Protel原理圖需要的Xilinx元件庫(kù)
標(biāo)簽： protelxilinx zip
上傳時(shí)間： 2013-07-07
上傳用戶：yatouzi118
Modelsim仿真工具是Model公司開(kāi)發(fā)的。它支持Verilog、VHDL以及他們的混合仿真，它可以將整個(gè)程序分步執(zhí)行，使設(shè)計(jì)者直接看到他的程序下一步要執(zhí)行的語(yǔ)句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比Quartus自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。 ModelSim分幾種不同的版本：SE、PE和OEM，其中 集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設(shè)計(jì)工具中的均是其OEM版本。比如為Altera提供的OEM版本是ModelSim-Altera,為Xilinx提供的版本為ModelSim XE. SE版本為最高級(jí)版本,在功能和性能方面比OEM版本強(qiáng)很多,比如仿真速度方面,還支持PC 、 UNIX 、 LIUNX混合平臺(tái).
上傳時(shí)間： 2013-06-25
上傳用戶：2814413580
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè) 算法優(yōu)化
上傳時(shí)間： 2013-05-25
上傳用戶：refent
最新的研究進(jìn)展是OFDM的出現(xiàn)，并且在2000年出現(xiàn)了第一個(gè)采用此技術(shù)的無(wú)線標(biāo)準(zhǔn)(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率，因此可以預(yù)想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應(yīng)用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過(guò)參與國(guó)家863計(jì)劃項(xiàng)目“OFDM通信系統(tǒng)”一年以來(lái)的研發(fā)工作，對(duì)OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解，積累了大量實(shí)際經(jīng)驗(yàn)，并在相關(guān)工作中取得了部分研究成果。 另一方面，關(guān)于寬帶自適應(yīng)均衡技術(shù)的研究在近年來(lái)也引起了廣泛的關(guān)注。它是補(bǔ)償信道畸變的重要的技術(shù)之一。作者通過(guò)參與該項(xiàng)目FPGA部分的開(kāi)發(fā)與調(diào)試工作，基于單片F(xiàn)PGA實(shí)現(xiàn)了均衡部分；此外，作者在頻域自適應(yīng)均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開(kāi)的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況，主要包括：OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢(shì)、歷史和現(xiàn)狀，均衡技術(shù)的特點(diǎn)和發(fā)展等。末尾敘述了本課題的來(lái)源和研究意義，并簡(jiǎn)介了作者的主要工作和貢獻(xiàn)。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時(shí)域均衡器，均是單載波非擴(kuò)頻數(shù)字調(diào)制中常用到的均衡器和均衡算法，為接下來(lái)的進(jìn)一步研究作理論參考。 接著，論述了均衡必須用到的信道估計(jì)技術(shù)。重點(diǎn)就該方案的核心算法(頻域均衡算法)進(jìn)行了數(shù)學(xué)上進(jìn)行了較深入的研究，建立系統(tǒng)模型，并據(jù)此推導(dǎo)了三種頻域均衡的算法：頻域消除HICI，Gauss-Seidel迭代算法，頻域線性內(nèi)插。采用WSSUS信道模型進(jìn)行了計(jì)算機(jī)仿真，得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點(diǎn)地對(duì)該方案的原理和實(shí)質(zhì)進(jìn)行了較深入的討論。歸納比較了各種算法的算法復(fù)雜度和能達(dá)到的性能，并且結(jié)合信道糾錯(cuò)編解碼進(jìn)行了細(xì)致的分析。進(jìn)一步嘗試設(shè)計(jì)了無(wú)線局域網(wǎng)OFDM系統(tǒng)的設(shè)計(jì)，采用典型的歐洲Hyperlan2系統(tǒng)為例，把研究成果引入到實(shí)際的整個(gè)系統(tǒng)中來(lái)看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應(yīng)用。 最后，描述了利用Xilinx的xc2v3000-4FG676型號(hào)芯片針對(duì)OFDM系統(tǒng)實(shí)現(xiàn)頻域自適應(yīng)均衡的方法，主要給出了設(shè)計(jì)方法、時(shí)序仿真結(jié)果和處理速度估值等；并結(jié)合最新的FPGA發(fā)展動(dòng)態(tài)和特點(diǎn)，對(duì)基于FPGA實(shí)現(xiàn)其他均衡算法的升級(jí)空間進(jìn)行了討論。 本文的結(jié)束語(yǔ)中，對(duì)作者在本文中所作貢獻(xiàn)進(jìn)行了總結(jié)，并指出了仍有待深入研究的幾個(gè)問(wèn)題。
上傳時(shí)間： 2013-04-24
上傳用戶：
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
