xilinx大學(xué)合作教材-Verilog+HDL程序設(shè)計(jì)與實(shí)踐
標(biāo)簽： xilinx Verilog HDL
上傳時(shí)間： 2022-03-28
上傳用戶：
FPGA高級(jí)技巧xilinx
標(biāo)簽： fpga xilinx
上傳時(shí)間： 2022-03-31
使用xilinx ise工具中的ChipScope工具來(lái)查看轉(zhuǎn)化后的DO數(shù)據(jù)是否正確.
標(biāo)簽： xilinx ise chipscope
上傳時(shí)間： 2022-04-27
基于xilinx ISE的的模塊化設(shè)計(jì)示例下面是本人初學(xué)時(shí)關(guān)于模塊化設(shè)計(jì)寫的一篇博文，實(shí)例也都是自己寫的，希望給大家一個(gè)參考，代碼可能還不夠規(guī)范，比如說(shuō)每一個(gè)寄存器的連線并不是都很明確的在代碼中體現(xiàn)出來(lái)，但是整體的設(shè)計(jì)思想還是可以借鑒的。模塊化設(shè)計(jì)應(yīng)用1輸入八路十六位數(shù)據(jù)分別為a1，b1，a2，b2，a3，b3，a4，b4，將其中的a1、b1，a2、b2，a3、b3，a4、b4，分別相乘，然后將乘積相加，相加結(jié)果即為該設(shè)計(jì)的輸出。以下是模塊化設(shè)計(jì)工程的資源管理窗口中頂層模塊和子模塊的層次關(guān)系：
標(biāo)簽： xilinx ise 模塊 fpga 設(shè)計(jì) 示例
上傳時(shí)間： 2022-04-30
上傳用戶：kent
該文檔為xilinx Vivado zynq7000入門筆記總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
標(biāo)簽： xilinx vivado zynq7000
上傳時(shí)間： 2022-05-01
xilinx FPGA XC7Z020CLG400 USB3320 RTL8211 AD設(shè)計(jì)核心板原理圖+pcb文件，可以做為你的設(shè)計(jì)參考。
標(biāo)簽： fpga
上傳時(shí)間： 2022-05-02
小梅哥xilinx FPGA自學(xué)教程，學(xué)習(xí)xilinx的好書籍
上傳時(shí)間： 2022-05-07
上傳用戶：jason_vip1
xilinx Spartan6 開(kāi)發(fā)板資料 學(xué)習(xí)資料 工程例程 視頻教程，百度網(wǎng)盤技術(shù)資料，打開(kāi)連接后保存到自己的百度網(wǎng)盤，然后在網(wǎng)盤客戶端下下載。
標(biāo)簽： spartan6 開(kāi)發(fā)板
上傳時(shí)間： 2022-05-12
xilinx系列的開(kāi)發(fā)板非常多，但獲取非常困難。文件來(lái)之不易，為了以防萬(wàn)一，有一部分都存TF卡里了。
標(biāo)簽： xilinx
上傳時(shí)間： 2022-05-20
上傳用戶：得之我幸78
xilinx FPGA XC6LX9 與CY7C68013通信程序，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
標(biāo)簽： xilinx fpga
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
