本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設(shè)計的策略.在硬件描述語言的設(shè)計流程中,信道盲均衡器運用了Top-Down的模塊化設(shè)計方法,大大縮短了設(shè)計周期,提高了系統(tǒng)的穩(wěn)定性和可擴展性.測試結(jié)果表明均衡器所有的性能指標均達到預(yù)定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-11
上傳用戶：lwwhust
在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導致不可避免地產(chǎn)生碼間串擾(Intersymbol Interference).為了克服碼間串擾所帶來的信號畸變,則必須在接收端增加均衡器,以補償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓練序列,僅利用接收信號的統(tǒng)計特性就能對信道特性進行均衡,消除碼間串擾,成為近年來通信領(lǐng)域研究的熱點課題.本課題采用已經(jīng)取得了很多研究成果的Bussgang類盲均衡算法,主要因為它的計算復(fù)雜度小,便于實時實現(xiàn),具有較好的性能.本文探討了以FPGA(Field Programmable Gates Array)為平臺,使用Verilog HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)基于Bussgang類型算法的盲均衡器的硬件系統(tǒng).本文簡要介紹了Bussgang類型盲均衡算法中的判決引導LMS(DDLMS)和常模(CMA)兩種算法和FPGA設(shè)計流程.并詳細闡述了基于FPGA的信道盲均衡器的設(shè)計思想、設(shè)計結(jié)構(gòu)和Verilog設(shè)計實現(xiàn),以及分別給出了各個模塊的結(jié)構(gòu)框圖以及驗證結(jié)果.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為電子設(shè)計自動化(EDA)技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-07-25
上傳用戶：cuibaigao
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計與實現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計的過程中我們采取了用MATLAB進行算法仿真,VerilogHDL語言進行FPGA設(shè)計的策略.在硬件描述語言的設(shè)計流程中,信道盲均衡器運用了Top-Down的模塊化設(shè)計方法,大大縮短了設(shè)計周期,提高了系統(tǒng)的穩(wěn)定性和可擴展性.測試結(jié)果表明均衡器所有的性能指標均達到預(yù)定目標,且工作性能良好,均衡效果較為理想,能夠滿足指標要求.本課題所設(shè)計和實現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計技術(shù)做了有益的探索性嘗試,對今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計運用有著積極的借鑒意義.
上傳時間： 2013-05-28
上傳用戶：huyiming139
文中提出了一種基于ADSP-BF533硬件平臺的數(shù)字音頻均衡器設(shè)計,其音頻處理算法包括譜分析和均衡算法。經(jīng)過測試表明,該系統(tǒng)可達到理想的音頻均衡效果,用戶可對各種音效進行選擇和自定義音效。
上傳時間： 2014-12-28
上傳用戶：yzhl1988
聲音均衡器的源代碼程序
上傳時間： 2014-11-15
上傳用戶：banyou
一個復(fù)數(shù)域的自適應(yīng)盲信號均衡器的MATLAB例程
上傳時間： 2014-12-07
上傳用戶：13215175592
線性MMSE均衡器的matlab源碼,適應(yīng)信道衰減不是很劇烈的情況
上傳時間： 2014-08-06
上傳用戶：x4587
數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個用vhdl寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.
標簽： ERR_DECISION SYNPLIFY FILTER ADJUST
上傳時間： 2015-06-09
上傳用戶：cazjing
考慮一個線性自適應(yīng)均衡器的原理方框圖如《現(xiàn)代數(shù)字信號處理導論》p.275自適應(yīng)均衡器應(yīng)用示意圖。用LMS算法實現(xiàn)這個自適應(yīng)均衡器，畫出一次實驗的誤差平方的收斂曲線，給出最后設(shè)計濾波器系數(shù)。一次實驗的訓練序列長度為500。進行20次獨立實驗，畫出誤差平方的收斂曲線。給出3個步長值的比較。
上傳時間： 2015-07-03
上傳用戶：yangbo69
考慮一個線性自適應(yīng)均衡器的原理方框圖如《現(xiàn)代數(shù)字信號處理導論》p.275自適應(yīng)均衡器應(yīng)用示意圖。用LMS算法實現(xiàn)這個自適應(yīng)均衡器，畫出一次實驗的誤差平方的收斂曲線，給出最后設(shè)計濾波器系數(shù)。一次實驗的訓練序列長度為500。進行20次獨立實驗，畫出誤差平方的收斂曲線。給出3個步長值的比較。
上傳時間： 2013-12-25
上傳用戶：362279997
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
