<th id="rrjyc"></th>
基于FPGA的三相正弦信號發生器設計.rar
標簽： FPGA 三相 正弦信號發生器
上傳時間： 2013-06-15
上傳用戶：zq70996813
實用1KHZ標準正弦信號發生電路-本電路簡潔，信號失真度小。輸出電壓可調。已在功放測試儀上大批使用。
標簽： 1KHZ 標準 發生電路
上傳時間： 2013-06-28
上傳用戶：Killerboo
制作一個正弦信號發生器的設計:（1）正弦波輸出頻率范圍：1kHz～10MHz；（2）具有頻率設置功能，頻率步進：100Hz；（3）輸出信號頻率穩定度：優于10-2；（4）輸出電
標簽： 正弦信號發生器
上傳時間： 2013-06-18
上傳用戶：huannan88
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發生器 模塊
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
VHDL寫的LMS算法程序。利用本地正弦信號，根據LMS算法對輸入信號進行跟蹤。用以產生和輸入信號同頻同相的本地信號。
標簽： VHDL LMS 算法 程序
上傳時間： 2013-09-03
上傳用戶：chenlong
受控正弦信號發生器
上傳時間： 2013-11-04
上傳用戶：止絮那夏
制作一個正弦信號發生器的設計:（1）正弦波輸出頻率范圍：1kHz～10MHz；（2）具有頻率設置功能，頻率步進：100Hz；（3）輸出信號頻率穩定度：優于10-2；（4）輸出電壓幅度：1V到5V這間；（5）失真度：用示波器觀察時無明顯失真。（6）輸出電壓幅度：在頻率范圍內 負載電阻上正弦信號輸出電壓的峰-峰值Vopp=6V±1V；（7）產生模擬幅度調制(AM)信號：在1MHz~10MHz范圍內調制度ma可在30%～100%之間程控調節，步進量50%，正弦調制信號頻率為1kHz，調制信號自行產生；（8）產生模擬頻率調制(FM)信號：在100kHz~10MHz頻率范圍內產生20kHz最大頻偏，正弦調制信號頻率為1kHz，調制信號自行產生；（9）產生二進制PSK、ASK信號：在100kHz固定頻率載波進行二進制鍵控，二進制基帶序列碼速率固定為10kbps，二進制基帶序列信號自行產生；
上傳時間： 2014-12-21
上傳用戶：Jerry_Chow
基于FPGA和DDS技術的正弦信號發生器設計
標簽： FPGA DDS 正弦信號發生器
上傳時間： 2014-01-18
上傳用戶：hzakao
DDS的多功能正弦信號發生器設計下載
標簽： DDS 多功能 免費下載
上傳時間： 2013-10-31
上傳用戶：894898248
上傳時間： 2013-10-23
上傳用戶：cjf0304
蟲蟲下載站版權所有 京ICP備2021023401號-1
