DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
Generate trellis data of a rate-1/n convolutional encoder.卷積碼1/n的編碼器，注意生成的是非系統碼。
標簽： convolutional Generate trellis encoder
上傳時間： 2014-12-20
上傳用戶：ghostparker
N分頻器則是一個簡單的除N 計數器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻，得到整個環路的輸出信號Fout。
標簽： N分頻 計數器 分頻器 減
上傳時間： 2017-05-04
上傳用戶：royzhangsz
為優秀的單片機仿真軟件proteus寫的實驗程序例子\r\n不但可以仿真mcu,外圍器件也可以仿真\r\n蜂鳴器的實驗\r\n
標簽： proteus 實驗 程序
上傳時間： 2013-08-08
上傳用戶：270189020
數字鎖相環實現源碼，有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.
標簽： 數字鎖相環 源碼
上傳時間： 2014-01-04
上傳用戶：zq70996813
現代雷達系統日益復雜，在設計、調試雷達系統的過程中，不可避免的需要雷達的回波信號，為了提高雷達設計效率，人們逐漸開始對雷達回波信號模擬技術進行研究，以求用模擬產生的信號代替實際的雷達回波信號，把雷達系統設計和維護過程中所需的費用降到最低。現在，雷達信號模擬技術逐步取得發展，成為雷達技術的一個重要分支，而雷達信號模擬器的研制成為國內外軍事研究領域的熱門方向.所有無線電系統中都會包含射頻前端，射頻前端的主要作用是將基帶信號經過調制、上混頻、放大后送至天線發射，或是將天線接收到的信號放大、下混頻、解調，最后輸出基帶信號.本課題正是對某機載相控陣雷達目標模擬器射頻前端的研究。該射頻前端系統包括兩個部分：發射機通道和射頻功率合成網絡，發射機通道由三條雜波信號通道和一條目標信號通道組成，每條通道相當于一臺射頻發射機.在發射機通道中首先對基帶1、Q信號進行調制，然后兩次上混頻使輸出信號到達x波段。射頻功率合成網絡主要的功能是使用功分器將目標信號一分為四，利用數控衰減器對四路目標信號進行方向圖增益調制，調制后其中一路信號送至天線系統，另外三路分別與三路雜波信號功率合成，最后輸出至雷達，該項目中筆者主要負責對整體方案和指標的論證，多路信號幅相平衡度的調整，x波段0/i移相器的設計與實現，整機的功能指標測試，與其它分機聯調等工作.本文首先介紹了該機載相控陣雷達目標模擬器的整體方案，然后對無線發射機系統進行了分析，接下來對射頻前端方案進行論證，之后詳述了多路信號幅相校正的方法與0/n移相器的研制，給出了射頻前端系統的測試結果.
標簽： 雷達
上傳時間： 2022-06-20
上傳用戶：
8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標簽： 128 FlashRom 8051 KB
上傳時間： 2013-08-30
上傳用戶：cainaifa
一個費諾編碼器,輸入N個總和為1的小數,就可以得到N個費諾碼
標簽： 編碼器 輸入
上傳時間： 2013-12-16
上傳用戶：LouieWu
該程序實現的是n位全加器，首先用與非門實現一位全家器，最后實現n位的全加器。
標簽： 程序 全加器
上傳時間： 2015-04-18
上傳用戶：fandeshun
該程序實現的N位全減器，首先實現一位的減法器，之后實現N位全減器。
標簽： 程序 減
上傳用戶：moerwang
蟲蟲下載站版權所有 京ICP備2021023401號-1
