噜噜噜天天躁狠狠躁夜夜精品,国产婷婷色一区二区三区,日韩高清二区

雷達(dá)信號

雷達(dá)，是用無線電的方法發(fā)現(xiàn)目標(biāo)并測定它們的空間位置。因此，雷達(dá)也被稱為“無線電定位”。雷達(dá)是利用電磁波探測目標(biāo)的電子設(shè)備。雷達(dá)發(fā)射電磁波對目標(biāo)進(jìn)行照射并接收其回波，由此獲得目標(biāo)至電磁波發(fā)射點的距離、距離變化率（徑向速度）、方位、高度等信息。雷達(dá)信號占用的典型頻段是從500兆赫-18吉赫，毫米波雷達(dá)的工作頻率達(dá)到40吉赫甚至更高，雷達(dá)偵察系統(tǒng)事先不能確切知道會有哪些雷達(dá)將要工作，也不可能知道這些雷達(dá)發(fā)出信號的頻率。

matlab中實現(xiàn)雷達(dá)信號處理.rar

matlab中實現(xiàn)雷達(dá)信號處理，雷達(dá)仿真中會用到的

標(biāo)簽： matlab 雷達(dá)信號處理

上傳時間： 2013-04-24

上傳用戶：330402686
基于FPGA的噪聲調(diào)頻雷達(dá)信號處理系統(tǒng)的設(shè)計與實現(xiàn).rar

雷達(dá)截獲接收機(jī)、反輻射導(dǎo)彈等電子設(shè)備的使用對軍用雷達(dá)的生存構(gòu)成了嚴(yán)重威脅。因此，雷達(dá)必須避免被敵方電子設(shè)備截獲和干擾。這種形式下噪聲雷達(dá)應(yīng)運(yùn)而生，其中一種很成熟的便是噪聲調(diào)頻雷達(dá)。上世紀(jì)八十年代，我們課題組成功研制了噪聲調(diào)頻雷達(dá)原理樣機(jī)。雖然該雷達(dá)具有十分優(yōu)異的LPI性能，但是限于當(dāng)時的電子技術(shù)水平，該雷達(dá)采用模擬器件實現(xiàn)，使得雷達(dá)的體積較大、工作穩(wěn)定性受外界環(huán)境影響大，在小型化、高精度的應(yīng)用領(lǐng)域受到諸多限制。FPGA是上世紀(jì)八十年代發(fā)展起來的數(shù)字技術(shù)，具有體積小、精度高、穩(wěn)定性好和速度快等特點。本文在噪聲雷達(dá)課題組研究的基礎(chǔ)上，設(shè)計實現(xiàn)噪聲調(diào)頻雷達(dá)信號處理系統(tǒng)。內(nèi)容安排如下：第一章介紹噪聲雷達(dá)的研究背景和發(fā)展前景；第二章介紹噪聲調(diào)頻雷達(dá)的原理，證明混頻器輸出信號各態(tài)歷經(jīng)性；第三章介紹FPGA開發(fā)軟硬件環(huán)境；第四章詳細(xì)闡述基于FPGA技術(shù)的噪聲調(diào)頻雷達(dá)信號處理系統(tǒng)設(shè)計和系統(tǒng)中關(guān)鍵模塊的設(shè)計實現(xiàn)；第五章對設(shè)計的FPGA信號處理系統(tǒng)進(jìn)行仿真和驗證。最后，第六章對全文進(jìn)行總結(jié)，指出了設(shè)計中的不足和須改進(jìn)的地方。

標(biāo)簽： FPGA 噪聲調(diào)頻 雷達(dá)信號

上傳時間： 2013-05-21

上傳用戶：天涯
雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實現(xiàn).rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對雷達(dá)信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究：一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號 處理系統(tǒng)

上傳時間： 2013-06-08

上傳用戶：qweqweqwe
基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計.rar

雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。針對脈壓雷達(dá)信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究：首先對幾種主要的脈沖壓縮信號進(jìn)行了詳細(xì)的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。其次對幾種基本的雷達(dá)信號處理如脈沖壓縮、動目標(biāo)檢測（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進(jìn)行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達(dá)回波信號處理進(jìn)行仿真。接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費(fèi)IP核的調(diào)用，并與VHDL語言相結(jié)合，進(jìn)行雷達(dá)信號處理的FPGA實現(xiàn)。

標(biāo)簽： FPGA 雷達(dá)信號處理系統(tǒng)設(shè)計

上傳時間： 2013-06-24

上傳用戶：lingzhichao
基于ARM的雷達(dá)信號處理系統(tǒng)的研究

隨著信息技術(shù)的飛速發(fā)展，人們對數(shù)據(jù)采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機(jī)界面。傳統(tǒng)的8/16位單片機(jī)因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。嵌入式系統(tǒng)是一個快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究內(nèi)容涉及到計算機(jī)學(xué)科的各個方面。將嵌入式系統(tǒng)引入雷達(dá)信號處理系統(tǒng)，能極大的提高系統(tǒng)的實時性和靈活性。本文的研究正是基于ARM的雷達(dá)信號處理系統(tǒng)。本文在對線性調(diào)頻連續(xù)波雷達(dá)測速測距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡的雷達(dá)信號處理系統(tǒng)，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴(kuò)展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實現(xiàn)對線性調(diào)頻連續(xù)波雷達(dá)回波信號進(jìn)行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲。在軟件設(shè)計方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對實現(xiàn)了對網(wǎng)口、IDE、LCD等模塊的驅(qū)動程序編寫，并在MiniGUI上進(jìn)行基于顯示終端需求的圖形用戶界面開發(fā)。

標(biāo)簽： ARM 雷達(dá)信號 處理系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：Shoen
FPGA在雷達(dá)信號處理中的設(shè)計與應(yīng)用

　　本文首先介紹了利用FPGA設(shè)計數(shù)字電路系統(tǒng)的流程和雷達(dá)數(shù)字信號處理的主要內(nèi)容。　　在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計方法，并應(yīng)用FIR濾波器設(shè)計數(shù)字動目標(biāo)顯示和數(shù)字動目標(biāo)檢測系統(tǒng)；脈沖壓縮處理是現(xiàn)代雷達(dá)信號處理的一個重要組成部分，線性調(diào)頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。　　Cyclone系列芯片是高性價比，基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計設(shè)計SD轉(zhuǎn)換器，在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計方法，經(jīng)過仿真并最終實現(xiàn)了硬件設(shè)計。　　設(shè)計結(jié)果表明電路性能可靠，SD轉(zhuǎn)換的精度較高，完全滿足設(shè)計的要求。

標(biāo)簽： FPGA 雷達(dá)信號處理中的設(shè)計

上傳時間： 2013-06-26

上傳用戶：華華123
基于FPGA的雷達(dá)信號數(shù)字接收機(jī)的實現(xiàn)

在雷達(dá)信號偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個重要發(fā)展方向。數(shù)字信號處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。本文利用FPGA技術(shù)，設(shè)計了具備高速信號處理能力的寬帶數(shù)字接收機(jī)平臺，并提出了數(shù)字接收機(jī)實現(xiàn)的可行性方法，以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現(xiàn)對雷達(dá)信號并行地實時檢測和參數(shù)估計。所做工作主要分為兩大部分： 1、適合于FPGA硬件實現(xiàn)的算法的確定及仿真：對A/D采樣信號采用自相關(guān)累加算法進(jìn)行信號檢測，利用信號的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過給出檢測門限來估計信號的起止點。對于常規(guī)信號的頻率估計，采用Rife算法。通過Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實現(xiàn)。 2、算法的FPGA硬件實現(xiàn)：針對原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發(fā)平臺完成設(shè)計，系統(tǒng)測試結(jié)果表明，本設(shè)計能正常工作，滿足系統(tǒng)設(shè)計要求。文章的最后，結(jié)合系統(tǒng)設(shè)計給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問題展開討論。

標(biāo)簽： FPGA 雷達(dá)信號 數(shù)字接收機(jī)

上傳時間： 2013-06-25

上傳用戶：songnanhua
雷達(dá)信號預(yù)處理算法的研究

在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達(dá)信號的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達(dá)信號以最高的質(zhì)量和最低的代價遠(yuǎn)距離傳輸，而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號預(yù)處理系統(tǒng)的影響。因此，研究更有效的VTS雷達(dá)信號預(yù)處理系統(tǒng)是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎(chǔ)上，面向?qū)嶋H應(yīng)用的需求，主要研究VTS雷達(dá)信號預(yù)處理算法的設(shè)計方法和實現(xiàn)手段，設(shè)計完成了一個數(shù)字化的雷達(dá)原始信號實時采集與處理系統(tǒng)。本設(shè)計主要包括雷達(dá)信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結(jié)構(gòu)上，本設(shè)計采用FPGA完成信號的采集、CFAR處理和雷達(dá)信號檢測器的設(shè)計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現(xiàn)，大大減輕了DSP芯片的工作壓力，也減小了系統(tǒng)的體積。在算法研究中，設(shè)計中重點討論了雜波的抑制方法和目標(biāo)的檢測方法。本文在研究了大量現(xiàn)有的雷達(dá)信號雜波抑制及信號檢測的算法的基礎(chǔ)上，比較了各種算法的優(yōu)劣，最終選擇了一種適合本次設(shè)計要求的CFAR算法和雙極點濾波雷達(dá)信號檢測器在FPGA中實現(xiàn)。論文中對設(shè)計中所采用的方法給出了理論分析、試驗仿真結(jié)果和試驗實際調(diào)試結(jié)果。通過本文所述的設(shè)計和實驗，本文設(shè)計的雷達(dá)信號預(yù)處理系統(tǒng)對雷達(dá)視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達(dá)雜波中的尖峰成分，使信噪比得到較大改善。

標(biāo)簽： 雷達(dá)信號 法的研究預(yù)處理

上傳時間： 2013-04-24

上傳用戶：pei5
基于FPGA實現(xiàn)雷達(dá)信號處理和圖像顯示

在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實現(xiàn)這些算法雖然精度可以達(dá)到，但是實時性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現(xiàn)一些函數(shù)和運(yùn)算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現(xiàn)雷達(dá)信號處理和圖像顯示的算法研究，用硬件來實現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運(yùn)算，把他們設(shè)計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時間，在一定程度上降低研究的難度。圍繞雷達(dá)信號處理和圖像顯示，本次課題設(shè)計主要做了如下工作： 1．對CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結(jié)果進(jìn)行精度和速度分析。 4．對雷達(dá)信號處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達(dá)信號處理和圖像顯示中的應(yīng)用。最終在實踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實現(xiàn)一些基本函數(shù)和運(yùn)算，在雷達(dá)信號處理與圖像顯示中起到很大的作用。

標(biāo)簽： FPGA 雷達(dá)信號處理圖像顯示

上傳時間： 2013-07-16

上傳用戶：steele
基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)

隨著信號處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展，雷達(dá)信號偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實現(xiàn)寬帶雷達(dá)信號偵察數(shù)字接收機(jī)提供了硬件支持。本文結(jié)合FPGA芯片特點，在前人研究基礎(chǔ)上，從算法和硬件實現(xiàn)兩方面，對雷達(dá)信號偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新，主要研究內(nèi)容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)的設(shè)計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進(jìn)行了硬件實現(xiàn)，設(shè)計可對600MHz帶寬內(nèi)的輸入信號進(jìn)行實時正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實現(xiàn)方案，并將其在FPGA芯片中進(jìn)行了硬件實現(xiàn)，設(shè)計能夠在一個時鐘周期內(nèi)完成32點并行FFT運(yùn)算，滿足了數(shù)字信道化接收機(jī)對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號檢測FPGA實現(xiàn)方案，通過改變FIFO長度改變自相關(guān)運(yùn)算點數(shù)，實現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結(jié)果的可靠性。 5)在單通道自相關(guān)信號檢測算法基礎(chǔ)上，提出采用三路并行檢測，每路采用不同的相關(guān)點數(shù)和檢測門限，再綜合考慮三路檢測結(jié)果，得到最終檢測結(jié)果。給出了算法FPGA實現(xiàn)過程，并對設(shè)計進(jìn)行了聯(lián)合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進(jìn)行了實現(xiàn)。通過利用FFT運(yùn)算后的實/虛部最大值進(jìn)行插值，降低了硬件資源消耗、縮短了運(yùn)算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對雷達(dá)脈沖信號到達(dá)時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內(nèi)實現(xiàn)了一個精簡的雷達(dá)信號偵察數(shù)字接收機(jī)，并在微波暗室中進(jìn)行了測試。

標(biāo)簽： FPGA 雷達(dá)信號 數(shù)字接收機(jī)

上傳時間： 2013-06-13

上傳用戶：Divine

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

雷達(dá)信號

matlab中實現(xiàn)雷達(dá)信號處理.rar

基于FPGA的噪聲調(diào)頻雷達(dá)信號處理系統(tǒng)的設(shè)計與實現(xiàn).rar

雷達(dá)信號處理系統(tǒng)的設(shè)計與FPGA實現(xiàn).rar

基于FPGA的雷達(dá)信號處理系統(tǒng)設(shè)計.rar

基于ARM的雷達(dá)信號處理系統(tǒng)的研究

FPGA在雷達(dá)信號處理中的設(shè)計與應(yīng)用

基于FPGA的雷達(dá)信號數(shù)字接收機(jī)的實現(xiàn)

雷達(dá)信號預(yù)處理算法的研究

基于FPGA實現(xiàn)雷達(dá)信號處理和圖像顯示

基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)