教你如何制作一個(gè)J-Link V8仿真器！ 已經(jīng)成功！
上傳時(shí)間： 2013-10-15
上傳用戶：truth12
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時(shí)間： 2013-10-31
上傳用戶：1966640071
DSP仿真器原理圖 如果不想花高價(jià)錢買仿真器的話可以自己DIY 我現(xiàn)在也在學(xué)習(xí)，現(xiàn)在找的這個(gè)是個(gè)人認(rèn)為比較好的！（轉(zhuǎn)）
上傳時(shí)間： 2015-12-30
上傳用戶：weixiao99
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-07-07
上傳用戶：yzhl1988
指令集仿真器是目前嵌入式系統(tǒng)研究中一個(gè)極其重要的領(lǐng)域，一個(gè)靈活高效且準(zhǔn)確度高的仿真器不僅可以實(shí)現(xiàn)對(duì)嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計(jì)過(guò)程中性能評(píng)估的重要工具. 仿真器的性能已經(jīng)成為影響整個(gè)設(shè)計(jì)效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對(duì)應(yīng)用的假設(shè)過(guò)于嚴(yán)格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點(diǎn)也很明顯，由于模擬過(guò)程中需要耗費(fèi)大量時(shí)間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見(jiàn)，如何減少仿真過(guò)程中的指令譯碼時(shí)間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個(gè)指令集仿真器的原型，重點(diǎn)解決指令解碼過(guò)程中的速度瓶頸，在其基礎(chǔ)可以進(jìn)行擴(kuò)充和改進(jìn)，以適應(yīng)不同硬件平臺(tái)的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過(guò)分析和比較找出了一般常用指令的編碼和實(shí)現(xiàn)規(guī)律，并在此基礎(chǔ)上進(jìn)行了高級(jí)語(yǔ)言的描述，其后提出了改進(jìn)版解釋型指令集仿真器的設(shè)計(jì)方案，包括為提高仿真器性能，減少譯碼時(shí)間，創(chuàng)新性的在流程設(shè)計(jì)中加入了預(yù)解碼的步驟，同時(shí)用自己設(shè)計(jì)的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來(lái)的內(nèi)存過(guò)度消耗難題。接下來(lái)，描述了仿真器的實(shí)現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過(guò)劃分存儲(chǔ)域和存儲(chǔ)塊的方式模擬真實(shí)存儲(chǔ)器的讀寫訪問(wèn)實(shí)現(xiàn)。 另外，需要特別指出的是，針對(duì)仿真器中普遍存在的調(diào)試難問(wèn)題，本文從一線程序開(kāi)發(fā)人員的角度，在調(diào)試模塊的設(shè)計(jì)中除了斷點(diǎn)設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實(shí)用性。 在文章的結(jié)尾，提出了仿真器的驗(yàn)證方案，并按照該方案對(duì)仿真器進(jìn)行了功能和性能上的驗(yàn)證，最后對(duì)進(jìn)一步的工作進(jìn)行了展望。
上傳時(shí)間： 2013-08-02
上傳用戶：宋桃子
隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高，無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜，系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了能夠盡快縮短研發(fā)周期，測(cè)試人員需要在實(shí)驗(yàn)室模擬出無(wú)線信道的各種傳播特性，以便對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測(cè)試。無(wú)線信道仿真器是進(jìn)行無(wú)線通信系統(tǒng)硬件調(diào)試與測(cè)試不可或缺的儀器之一。 本文設(shè)計(jì)的無(wú)線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進(jìn)算法，使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個(gè)反射體構(gòu)成，每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過(guò)對(duì)每個(gè)反射體初始角度和初始相位的設(shè)置，并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù)，可以使得同一條路徑不同反射體之間的非相關(guān)特性，得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無(wú)線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測(cè)試之后，上行數(shù)據(jù)在CPU的控制下通過(guò)信道仿真器，然后送達(dá)基帶處理板解調(diào)，最后測(cè)試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對(duì)通信設(shè)備測(cè)試的要求和無(wú)線信道自身的特點(diǎn)，完成了對(duì)無(wú)線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次，針對(duì)FPGA內(nèi)部資源結(jié)構(gòu)，研究了信道仿真器FPGA實(shí)現(xiàn)過(guò)程中的困難和資源的消耗，進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開(kāi)發(fā)、仿真、綜合和板上調(diào)試；完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試；完成了兩天線到四天線的改版工作，使FPGA內(nèi)部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無(wú)線信道仿真器的硬件設(shè)計(jì)之后，對(duì)無(wú)線信道仿真器的測(cè)試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對(duì)不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測(cè)試，單天線和多天線的測(cè)試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
TKS-668B單片機(jī)實(shí)時(shí)在線仿真器是TKS-KOOKS系列仿真器中的精簡(jiǎn)版本,采用了最新的仿真技術(shù)具有較高的性能/價(jià)格比.除沿襲了TKS-HOOKS仿真器一貫的高性能、高穩(wěn)定外、更增添了精密運(yùn)行時(shí)間顯示和115200b/s串口下載速度，并且整機(jī)消耗功率大幅度的減少。在TKS-668B單片機(jī)仿真器支持的單片機(jī)芯片仿真范圍內(nèi)，性能表現(xiàn)優(yōu)異、穩(wěn)定、運(yùn)行速度更快，更加適合于仿真標(biāo)準(zhǔn)89C51系列單片機(jī)及兼容產(chǎn)品。
標(biāo)簽： TKS 668 單片機(jī) 在線仿真器
上傳時(shí)間： 2013-11-23
上傳用戶：墻角有棵樹(shù)
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主程序、與主機(jī)通訊子程序及用戶指令解釋子程序等模塊設(shè)計(jì)，該設(shè)計(jì)方案簡(jiǎn)潔，輸入／輸出接點(diǎn)可擴(kuò)展，為PLC系統(tǒng)設(shè)計(jì)及實(shí)驗(yàn)教學(xué)提供了理論數(shù)據(jù)和途徑。
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-10-23
上傳用戶：chendawei
UArmJtag2.0仿真軟件 功能強(qiáng)大、超“硬”的軟件仿真器！ 博創(chuàng)科技最新發(fā)布的ARM調(diào)試驅(qū)動(dòng)程序UArmJtag2.0是UArmJtag1.5的升級(jí)版本，是繼能夠成功支持ADS1.2的UArmJtag1.5后的又一重大貢獻(xiàn)，UArmJtag2.0可以獨(dú)立實(shí)現(xiàn)FLASH燒寫功能，完全替代一般意義上的硬件仿真器，使廣大高校師生和科研愛(ài)好者從高成本的ARM開(kāi)發(fā)工具中解脫出來(lái)！ UArmJtag是博創(chuàng)科技自主研發(fā)的，超低成本，高性能的ARM仿真調(diào)試工具，支持目前市場(chǎng)普遍采用的并口模擬簡(jiǎn)易仿真器，使簡(jiǎn)易仿真器速度和功能達(dá)到并超過(guò)一般通用ARM硬件仿真器的水平。UArmJtag完全支持RDI 1.5.1調(diào)試協(xié)議，可以和ARM公司的SDT2.51、ADS1.2仿真開(kāi)發(fā)環(huán)境配合使用。 最新的UArmJtag2.0版本保持了UArmJtag 1.5的原有功能，并增加了以下獨(dú)到功能： 1、FLASH編程功能：把硬件仿真器的算法加入到了UArmJtag2.0版中，實(shí)現(xiàn)了對(duì)FLASH的穩(wěn)定編程，編程速度達(dá)到甚至超過(guò)部分硬件仿真器的水平。使用戶徹底解決了丟失BIOS數(shù)據(jù)的困擾。 2、支持ARM9在線調(diào)試：UArmJtag2.0版支持ARM7/ARM9系列嵌入式微處理器的調(diào)試，在ADS1.2開(kāi)發(fā)環(huán)境下仿真調(diào)試速度達(dá)到甚至超過(guò)部分硬件仿真器的水平，穩(wěn)定可靠。
標(biāo)簽： UArmJtag 2.0 1.5 ARM
上傳時(shí)間： 2015-04-03
上傳用戶：熊少鋒
MIPS 仿真器，能夠?qū)崿F(xiàn)匯編，反匯編和模擬運(yùn)行。自己開(kāi)發(fā)的，java課的大程，可能問(wèn)題比較多，僅做參考，而且程序架構(gòu)也設(shè)計(jì)地不是很好。但作為新手大程學(xué)習(xí)和簡(jiǎn)單的MIPS模擬還是沒(méi)有問(wèn)題的。 本 MIPS 模擬器支持的指令如下： add,addi,sub,subi,and,andi,or,ori,nor,beq,bne,j,jr,jal,lw,lh,lb,sw,sh,sb, 其中所有的跳 轉(zhuǎn)指令第三個(gè)操作數(shù)只能為一個(gè)行標(biāo)簽[不支持相對(duì)地址以及絕對(duì)地址]，標(biāo)簽可 以寫在一行開(kāi)頭，以冒號(hào)結(jié)尾。
上傳時(shí)間： 2014-01-04
上傳用戶：ruixue198909
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
