整數(shù)倍分頻，有多種分頻方式（包括1倍分頻、奇偶數(shù)分頻）
資源簡介：整數(shù)倍分頻，有多種分頻方式（包括1倍分頻、奇偶數(shù)分頻）
上傳時(shí)間： 2013-06-12
上傳用戶：ruan2570406
資源簡介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-09-01
上傳用戶：909000580
資源簡介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：熊少鋒
資源簡介：5倍分頻的vhdl代碼，經(jīng)驗(yàn)證此代碼是正確的，并且已經(jīng)使用。
上傳時(shí)間： 2013-12-25
上傳用戶：源弋弋
資源簡介：VHDL實(shí)現(xiàn)倍頻--偶數(shù)倍 分頻電路 --分頻倍數(shù)=2（n+1）
上傳時(shí)間： 2013-12-12
上傳用戶：haohaoxuexi
資源簡介：奇數(shù)分頻:2.2倍分頻,其他任意奇數(shù)倍的分頻可擴(kuò)展得到.
上傳時(shí)間： 2017-02-17
上傳用戶：hfmm633
資源簡介：分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先...
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：該模塊為分頻器，將1KHZ的時(shí)鐘頻率分頻成每分鐘一次的時(shí)鐘頻率 事實(shí)上，該源碼可以實(shí)現(xiàn)任意整數(shù)的分頻，主要讓N的值設(shè)置好相應(yīng)的數(shù)字
上傳時(shí)間： 2013-12-30
上傳用戶：xlcky
資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
上傳時(shí)間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
上傳時(shí)間： 2013-09-04
上傳用戶：fdfadfs
資源簡介：基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
上傳時(shí)間： 2015-04-09
上傳用戶：凌云御清風(fēng)
資源簡介：半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。
上傳時(shí)間： 2013-12-24
上傳用戶：gxf2016
資源簡介：第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號(hào)產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)
上傳時(shí)間： 2015-06-23
上傳用戶：tianyi223
資源簡介：非整數(shù)分頻器 分頻系數(shù)為無限不循環(huán)小數(shù) vhdl
上傳時(shí)間： 2015-08-17
上傳用戶：cccole0605
資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：本文件是實(shí)現(xiàn)任意整數(shù)分頻的VHDL代碼,愿與大家分享!
上傳時(shí)間： 2015-08-23
上傳用戶：ainimao
資源簡介：清楚地講述了怎樣用VHDL語言設(shè)計(jì)整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分頻等，是學(xué)習(xí)VHDL不可多得的好材料！
上傳時(shí)間： 2015-09-09
上傳用戶：Andy123456
資源簡介：VHDL實(shí)現(xiàn)任意整數(shù)分頻，--只要把n設(shè)置成你要分頻的數(shù)值就可以了
上傳時(shí)間： 2015-10-15
上傳用戶：ukuk
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
資源簡介：奇數(shù)分頻和倍頻，只需修改參數(shù)就可以實(shí)現(xiàn)較難得基數(shù)分頻和倍頻
上傳時(shí)間： 2014-01-07
上傳用戶：xc216
資源簡介：如何給時(shí)鐘倍頻或者分頻，以及altera提供的IP核使用方法
上傳時(shí)間： 2016-01-13
上傳用戶：jing911003
資源簡介：DPLL由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個(gè)系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計(jì)數(shù)器的K值決定DPLL的精度和同步建立時(shí)間,K越大,則同步建立時(shí)間長,同步精度高.反之則短,低.
上傳時(shí)間： 2013-12-26
上傳用戶：希醬大魔王
資源簡介：任意整數(shù)分頻器的vhdl源程序,放心使用. 無版權(quán)問題,歡迎copy.
上傳時(shí)間： 2016-01-28
上傳用戶：372825274
資源簡介：VHDL任意整數(shù)分頻程序，只要講n換成需要的數(shù)字就可以了！
上傳時(shí)間： 2016-02-13
上傳用戶：dongbaobao
資源簡介：任意整數(shù)分頻，很好，歡迎大家使用，有疑問請(qǐng)即時(shí)跟我聯(lián)系
上傳時(shí)間： 2014-10-27
上傳用戶：chens000
資源簡介：一個(gè)可實(shí)現(xiàn)多倍（次）分頻器VHDL源代碼設(shè)計(jì)
上傳時(shí)間： 2014-01-27
上傳用戶：2467478207
資源簡介：一個(gè)基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)的文檔資料
上傳時(shí)間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：0到255任意整數(shù)半整數(shù)分頻Verilog HDL.rar
上傳時(shí)間： 2014-12-20
上傳用戶：ztj182002
資源簡介：可以對(duì)輸入時(shí)鐘任意分頻(整數(shù)或小數(shù)),帶Quartus II 完整項(xiàng)目文件.
上傳時(shí)間： 2016-11-20
上傳用戶：妄想演繹師
資源簡介：一個(gè)實(shí)現(xiàn)整數(shù)分頻的VHDL代碼，只要把n設(shè)置成你所需要的分頻的數(shù)值就行
上傳時(shí)間： 2016-11-23
上傳用戶：鳳臨西北
