分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。 偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。
資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性...
上傳時間： 2013-04-24
上傳用戶：變形金剛
資源簡介：基于MC145159的PLL頻率合成器設計與實現 介紹了鎖相環路頻率合成器的基本原理,分析了集成鎖相環芯片M C 145159的工作特性,給出了集成鎖相環芯片M C 145159的一個應用實例,為高頻頻率合成器的設計提供了一個較好的思路.測試結果證明了設計的合理性與實用性,系...
上傳時間： 2014-01-17
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：測量目標的距離是雷達的基本任務之一。無線電波在均勻介質中以固定的速度直線傳播（在自由空間傳播速度約等于光速 km/s）。圖2-1雷達位于
上傳時間： 2014-01-04
上傳用戶：Miyuki
資源簡介：測量目標的距離是雷達的基本任務之一。無線電波在均勻介質中以固定的速度直線傳播（在自由空間傳播速度約等于光速 km/s）。圖2-1雷達位于
上傳時間： 2014-01-11
上傳用戶：zmy123
資源簡介：此函數把SPI的讀寫功能集成在一塊,傳遞的val既是向SPI寫的數據,也是從SPI讀取的數據,只需要在執行讀或寫之前把MCU的I/O腳設置成相應的輸出或輸入即可。（因為在大部分應用中,是把SPI的DI和DO相連并用MCU的一個IO口來讀寫）。
上傳時間： 2013-12-27
上傳用戶：l254587896
資源簡介：介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環
上傳時間： 2013-12-29
上傳用戶：huql11633
資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。
上傳時間： 2016-12-29
上傳用戶：lx9076
資源簡介：德隆是最大的民營企業之一。德隆在輝煌時刻，其運作模式曾吸引了許多企業家探討；而德隆的突然崩塌，同樣應該引起人們警醒。目前德隆危機漸趨平緩，但德隆對中國企業的啟示卻有長久的意義。 本書追蹤了德隆從崛起到危機的全過程，資料豐富詳實。不僅首次...
上傳時間： 2017-06-03
上傳用戶：wab1981
資源簡介：CAN是國際上應用最廣泛的現場總線之一。最初，CAN被設計作為汽車環境中的微控制器通訊，在車載各電子控制裝置ECU之間交換信息，形成汽車電子控制網絡。CAN是一種多主方式的串行通訊總線，基本設計規范要求有高的位速率，高抗電磁干擾性，而且能夠檢測出產生的...
上傳時間： 2013-12-19
上傳用戶：無聊來刷下
資源簡介：數字鎖相環設計，深入了解鎖相環設計，對于想要了解鎖相環內部機理的朋友是很有幫助的
上傳時間： 2017-04-08
上傳用戶：784533221
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
資源簡介：該文檔為基于FPGA的分頻器的設計與實現簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-11-15
上傳用戶：
資源簡介：該文檔為FPGA_ASIC-基于CPLD、FPGA的半整數分頻器的設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-02-26
上傳用戶：slq1234567890
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2015-01-02
上傳用戶：oooool
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風
資源簡介：本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.
上傳時間： 2013-12-15
上傳用戶：縹緲
資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：混頻器是微波集成電路接收系統中必不可少的部件。此為混頻器設計簡介，隸屬于射頻技術應用。
上傳時間： 2016-06-15
上傳用戶：xsnjzljj
資源簡介：一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可...
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
資源簡介：這是我在ISP編程實驗中獨立編寫的一個采用行為描述方式實現的分頻器，通過兩個并行進程對輸入信號CLK進行8分頻，占空比為1:7
上傳時間： 2017-01-19
上傳用戶：xiaohuanhuan
資源簡介：FPGA上實現的最小是0.5分頻的任意分頻器
上傳時間： 2017-03-24
上傳用戶：417313137
資源簡介：VHDL程序來讓蜂鳴器發出音樂的聲音 這種電路設計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數器讀取樂譜 另外還可以擴展 使其顯示音符 這是一個做好了的 就是ROM沒填譜
上傳時間： 2017-08-03
上傳用戶：ruan2570406
資源簡介：基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間： 2013-08-15
上傳用戶：llwap
資源簡介：fredivn.vhd 偶數分頻\r\nfredivn1.vhd 奇數分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數控分頻器
上傳時間： 2013-08-15
上傳用戶：lizhen9880
資源簡介：用Verilog實現基于FPGA的通用分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
資源簡介：分頻器 FPGＡ程序設計 二分頻 對硬件設計有很大用處\r\n
上傳時間： 2013-08-31
上傳用戶：lhc9102
資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
上傳時間： 2015-05-11
上傳用戶：chenlong
