基于FPGA的頻率特性測試儀的研制 - 免費(fèi)下載

學(xué)術(shù)論文資源 文件大小:1887 K

?? 資源詳細(xì)信息

文件格式
RAR
上傳用戶
上傳時(shí)間
文件大小
1887 K
所需積分
2 積分
推薦指數(shù)
???? (4/5)

?? 溫馨提示:本資源由用戶 ssdz 上傳分享,僅供學(xué)習(xí)交流使用。如有侵權(quán),請聯(lián)系我們刪除。

資源簡介

頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器,它廣泛應(yīng)用于無線電、電視、雷達(dá)及通信等領(lǐng)域,為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成,電路復(fù)雜,體積龐大,而且在高頻測量中,大量的分立元件易受溫度變化和電磁干擾的影響。為此,本文提出了集成化設(shè)計(jì)的方法,針對可編程邏輯器件的特點(diǎn),對硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對三大關(guān)鍵技術(shù)進(jìn)行了深入研究: 第一,由掃頻信號發(fā)生器的設(shè)計(jì)出發(fā),對直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究,并改進(jìn)了ROM壓縮方法,在提高壓縮比的同時(shí),改進(jìn)了DDS系統(tǒng)的雜散度,并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號發(fā)生器。 第二,為了提高系統(tǒng)時(shí)鐘的工作頻率,對流水線算法進(jìn)行了深入的研究,并針對累加器的特點(diǎn),進(jìn)行了一系列的改進(jìn),使系統(tǒng)能在100MHz的頻率下正常工作。 第三,從系統(tǒng)頻率特性測試的理論出發(fā),研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度,從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法;隨后,又將流水線技術(shù)應(yīng)用于該算法,對該方法進(jìn)行改進(jìn),完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì),并用此方法實(shí)現(xiàn)了頻率特性的測試。 在研究以上理論方法的基礎(chǔ)上,以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體,提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案;以VerilogHDL為設(shè)計(jì)語言,實(shí)現(xiàn)了頻率特性測試儀主要部分的設(shè)計(jì)。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務(wù),而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中,充分體現(xiàn)了可編程邏輯器件的優(yōu)勢。 本文首先對相關(guān)的概念理論進(jìn)行了介紹,包括DDS原理、流水線技術(shù)等,進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案,包括設(shè)計(jì)工具、語言和實(shí)現(xiàn)載體的選擇,而后,簡要介紹了微處理器電路和外圍電路,最后,較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì),并給出了實(shí)現(xiàn)方式。

源碼文件列表

?? 共 1 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼

??
溫馨提示:點(diǎn)擊文件名或"查看源碼"按鈕可在線瀏覽源代碼,支持語法高亮顯示。

立即下載此資源

提示:下載后請用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時(shí)內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c(diǎn)續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費(fèi)領(lǐng)取
  • 邀請好友注冊獎(jiǎng)勵(lì)
  • 查看詳情 →

相關(guān)標(biāo)簽

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源:

相關(guān)資源推薦